| CATEGORII DOCUMENTE |
| Bulgara | Ceha slovaca | Croata | Engleza | Estona | Finlandeza | Franceza |
| Germana | Italiana | Letona | Lituaniana | Maghiara | Olandeza | Poloneza |
| Sarba | Slovena | Spaniola | Suedeza | Turca | Ucraineana |
DOCUMENTE SIMILARE |
|
Les C5X possèdent 64 Kports d’entrée/sortie parallèles. Parmi eux, les seize premiers sont localisés en mémoire données aux adresses 50h à 5Fh. Le timing des signaux est le même que celui donné à la figure 30, en remplaçant DS par IS. Le fait d’avoir mappé les 16 premiers ports en mémoire permet un gain de temps, puisque l’on est plus obligé de lire le port par l’instruction IN et de sauvegarder ce mot en mémoire.
Fig. 37 : Exemple d’utilisation des ports d’entrée/sortie.
Le schéma donné à la figure 37 permet d’accéder au 16 premiers ports d’entrée/sortie via les 2 74AS138 (décodeurs 3 vers 8).
Exemple :
Lire et écrire en utilisant l’adressage indirect et les instructions IN et OUT des circuits notés input device et output device à la figure 37. Puis lire et écrire dans les mêmes circuits en utilisant les instructions LACL et SACL et le fait que les 16 premiers ports sont mappés en mémoire.
MAR *, 2 ; pointeur courant = AR2
LAR AR2, #60H ; Bloc B2 DARAM, valeur lue sur port
LAR AR3, #61h ; Bloc B2 DARAM, valeur écrite sur port
IN *, 5, AR3 ; lire port5 et mettre la valeur lue à l’adresse pointée par AR2, ARP = AR3
OUT *, ; écrire dans port9 la valeur à l’adresse pointée par AR3
LDP #0
LACL 55h ; lire le port 5 et placer la valeur lue dans l’accumulateur
SACL 59h ; écrire dans port 9 la valeur de ACC bits de poids faible)
|
Politica de confidentialitate | Termeni si conditii de utilizare |
Vizualizari: 650
Importanta: 
Termeni si conditii de utilizare | Contact
© SCRIGROUP 2024 . All rights reserved
