Organisation mémoire

Les TMS320C5X sont capables d’adresser :

64 Kmots de 16 bits de mémoire programme,

96 Kmots de 16 bits de mémoire données (64 Kmots privés et 32 Kmots globaux),

64 K ports d’entrée/sortie 16 bits.

Configuration mémoire interne du C50 :

Le C50 possède 2 Kmots de ROM placés en mémoire programme à l’adresse 0000h, 9 Kmots de mémoire RAM simple accés configurable en mémoire programme ou en mémoire données et 1 Kmots de mémoire RAM double accès (DARAM) divisée ne 3 blocs notés B0, B1 et B2.

Grace à cette mémoire rapide notée DARAM, le C50 est capable, dans le meilleur des cas, d’effectuer 3 opérations en mémoire interne pendant un temps de cycle, à savoir :

aller chercher une instruction en mémoire programme,

lire un opérande en mémoire données interne,

écrire un résultat en mémoire données interne.

La mémoire interne du C50 permet un gain de temps (pas de génération de WAIT STATE pour la lecture ou l’écriture en mémoire externe), une économie d’argent (la ROM et la RAM interne ne sont pas à acheter) et la puissance dissipée est moins importante. En fonction de la configuration mémoire et de l’adresse demandée le C50 ira lire en mémoire interne ou en mémoire externe.

La ROM interne sert au Boot (Initialisation) en mode microcôntroleur (broche MP/MC = 0). Sinon c’est une ROM extérieure qui sera utilisée.

La RAM simple accès de 9 Kmots peut être placée :

en mémoire données si OVLY = 1 à l’adresse 0800h (RAM = 0),

en mémoire programme si RAM = 1 à l’adresse 0800h (OVLY = 0).

Fig. 26 : Configuration de la SARAM.

La mémoire DARAM. Cette mémoire est formée de 3 blocs :

le bloc B0 de 512 mots peut être configuré comme mémoire programme (CNF = 1) à l’adresse FE00h ou comme mémoire données (CNF = 0) à l’adresse 0100h,

le bloc B1 de 512 mots fait partie de la mémoire données à l’adresse 0300h,

le bloc B2 de 32 mots fait partie de la mémoire données à l’adresse 0060h.

Exemples :

2 types d’instructions pour changer les bits CNF (registre ST1) : configuration du bloc B0

SETC CNF ; mise à 1 du bit CNF, mémoire B0 en mémoire programme

CLRC CNF ; mise à 0 du bit CNF, mémoire B0 en mémoire programme

LST #1, 00h ; si DP = 6 ST1 est chargé par la valeur à l’adresse 300h

2 types d’adressage pour changer les bits RAM et OVLY (registre PMST) : (Cf chapitre registre de contrôle)

LDP #0 ; choix page 0, page des MMR

SPLK #020h, PMST ; OVLY = 1 et RAM = 0, SARAM en mémoire données

SAMM  PMST ; PMST ACCL

Fig. 27 : Espace mémoire données et programme du TMS320C50.

Fig. 28 : Configuration mémoire du TMS320C50.

Mémoire externe :

L’espace mémoire est divisé en 4 :

la mémoire programme sélectionnée par la broche PS,

la mémoire données locale sélectionnée par la broche DS,

la mémoire données globale sélectionnée par la broche BR,

l’espace des entrées/sorties sélectionnée par la broche IS.

Un exemple d’adressage de la mémoire externe est donné à la figure 29. La lecture en mémoire externe, quelque soit le type de mémoire sélectionnée prend un cycle, alors que l’écriture prend 3 cycles. Ce chronogramme est donné pour un 0 Wait State (pas de temps d’attente).

La mémoire données peut être configurée en mémoire globale (jusqu'à 32 kmots) pour la communication avec d’autres DSP (multiprocesseurs) ou pour étendre la mémoire données. Ainsi une même adresse pourra être lue comme une donnée locale (broche DS à 0) ou comme une donnée globale (broche BR à 0). C’est le registre GREG qui gère cet espace (Cf figure 31).

Fig. 31 : Registre GREG.