VILNIAUS GEDIMINO TECHNIKOS UNIVERSITETAS

ELEKTRONIKOS FAKULTETAS

AUTOMATIKOS KATEDRA

Namų darbas

Mikroprocesoriniai valdymo įtaisai

Įvadas

Šiuolaikinės skaitmeninio valdymo sistemos (SVS) yra kuriamos, panaudojant mikroprocesorius (MP), lygiagrečiojo ir nuosekliojo duomenų mainų, laikmačių, pertraukčių valdymo ir kitokius mikroprocesorinio valdymo įtaisus.

MP vadinamas programiškai valdomas elektroninis įtaisas, skirtas skaitmeninei informacijai apdoroti ir šiam informacijos apdorojimo procesui valdyti. Pagrindinė išskirtinė teigiama MP savybė - visas skaitmeninės informacijos apdorojimo procesas valdomas programiškai, t.y. tas pats MP gali būt naudojamas skirtingiems valdymo uždaviniams spręsti, keičiant tik jo valdymo programą.

Mikroprocesorine sistema (MPS) vadinama informacinė ar kitokia specializuota skaitmeninė sistema, turinti:

Mikrokompiuterį (MK) ar kitokį įrenginį su MP.

Priemones, kurios suderina MPS valdymo signalus su objekto valdymo signalais (įėjimo-išėjimo signalų suderinimo pramonės, SAK, ASK).

Valdymo programą, saugojamą atmintyje.

1 pav. MPS apibendrinta funkcinė schema: CP- centrinis procesorius;

SM – sistemos magistralė; AĮ – atminties įrenginys;

Iv. – Iš.Į – įvedimo ir išvedimo įrenginys

Pagrindinis elementas yra centrinis procesorius CP, kuris vykdo visas sistemos valdymo funkcijas ir koordinuoja visų kitų elementų darbą. SM sieja CP su kitais sistemos elementais. Ją sudaro linijų visuma, kurios skirstomos į tris grupes:

Adresų magistralė (angl. AB – Address Bus).

Duomenų magistralė (angl. DB – Data Bus).

Valdymo magistralė (angl. CB – Control Bus)

Adresų magistralė skirta adresuoti (adresui nurodyti) dvejetainiame kode. Dirbant MPS adresai nurodomi AĮ ir Įv-Iš Į elementams. Kiekvienas adresuojamas elementas turi savo autonominį (unikalų) adresą.

Duomenų magistralė naudojama duomenims perduoti (rašyti) arba duomenims priimti (skaityti), t.y. duomenų mainams vykdyti.

Valdymo magistralėje formuojami valdymo signalai, kurie užtikrina duomenų mainų procesus duomenų magistralėje.

Atminties įrenginys (atmintinė) yra skirtas programos komandoms ir duomenims, kurie reikalingi programai vykdyti, įsiminti. AĮ turi dviejų rūšių atmintis:

Pastovioji atmintis (PA).

Operatyvioji atmintis (OA).

Išjungus maitinimo įtampą pastovioji atmintis išlieka nepakitusi, o operatyvioji išsitrina. PA saugomos programos ir pastovūs duomenys (konstantos), o OA kintamieji duomenys.

Įv.-Iš. Į (Įvedimo ir išvedimo posistemė) skirtas duomenų mainams tarp MPS ir išorinių objektų, kurie prijungiami prie MPS. Duomenų mainai tarp išorinio objekto ir MP vykdomi per Įv.-Iš. Į ir SM. Tačiau gali būti naudojamas tiesioginis duomenų mainų režimas, kai duomenys perduodami ir priimami be MP. Šiuo atveju duomenų mainus valdo Įv.-Iš. Į, o mainai vyksta tarp išorinio objekto ir AĮ per Įv.-Iš. Į. Tiesioginiai duomenų mainai dažniausiai naudojami tada, kai būtina greitai perduoti didelius duomenų kiekius.

Duomenys naudojami mainuose su išoriniu objektu gali būti:

skaitmeniniai;

analoginiai.

Skaitmeniniai duomenys pateikiami dviem būdais:

Lygiagrečiuoju.

Nuosekliuoju.

Lygiagrečiojo pavidalo skaitmeninių duomenų kiekvienas bitas (skiltis) turi atskirą laidą (liniją), kaip parodyta 2 pav. a). Nuosekliojo pavidalo skaitmeniniai duomenys perduodami vienu laidu (linija) bitas paskui bitą, dažniausiai pradedant jauniausiuoju bitu (žr. 2 pav. b)).

a) Lygiagretusis

b) Nuoseklusis: TxD – perdavimas;

RxD – priėmimas; GND – bendrasis laidas.

2 pav. Skaitmeninių duomenų pateikimo būdai

Analoginiams duomenims priimti iš išorinio objekto naudojamas analoginis skaitmeninis keitiklis (ASK), kuris analoginę įtampą (srovę) keičia skaitmeniniu dvejetainiu kodu. Analoginiams duomenims perduoti į išorinį objektą taikomas skaitmeninis analoginis keitiklis (SAK), kuris skaitmeninį dvejetainį kodą paverčia analogine įtampa (srove). ASK ir SAK suderina signalų rūšis tarp MPS ir išorinio objekto, su kuriuo vyksta duomenų mainai.

MP sistemos magistralė yra atvira, prie jos gali būti jungiami ir kiti įrenginiai. Dažnai MPS naudojamas įrenginys yra realaus laiko skaičiavimo įtaisas – laikmatis, jungiamas prie SM.

Bendruoju atveju MPS funkcionuoja taip: įjungus maitinimo įtampą MP iš AĮ pagal pradinį adresą (nulinį 0000H) skaito pirmąją komandą. Ji dešifruojama MP, formuojami jai vykdyti reikalingi valdymo signalai ir komanda vykdoma. Po to MP skaito antrą komandą iš AĮ ir t.t.

Visos komandos vykdomos griežtai nuosekliai viena paskui kitą. Kiekvienu laiko momentu apdorojama tik viena komanda.

2. Techninės užduoties analizė

Techninė užduotis:

Maitinimo tinklas 1, ~ 220 V, 50 Hz;

Aplinkos sąlygos normalios;

Mikroprocesoriaus tipas I 8085;

Laikmačio ( PIT ) generuojamos laiko žymės ribose t_min = 2,0 s, t_max = 4,0 s, laiko diskretė Dt = 1,0 s.

Sistemai keliamų reikalavimų formulavimas

Reikia suprojektuoti MPS su dviem PIO (įvedimo/išvedimo) adapteriais. Projektuojama MPS susideda iš:

MP – mikroprocesorius, tai programa valdomas informacijos apdorojimo įtaisas, sudarytas iš vienos ar kelių DIS(didžioji integralinė schema). Dauguma MP skirti skaitmeninei informacijai apdoroti, tačiau yra ir analoginių. Analoginiai MP įėjime turi keitiklį analogas - kodas, o išėjime - keitiklį kodas – analogas.

AĮ – atminties įrenginys, tai atminties mikroschemos - schemos, turinčios reguliarią struktūrą, apibrėžtas funkcijas ir masiškai naudojamos.Atminties mikroschema kartu su kontroleriu (valdymo įtaisas) sudaro atmintį. AM savo ruožtu susideda iš adreso dešifratoriaus, atminties elementų matricos bei įėjimo ir išėjimo buferių. Adreso ir duomenų registrų dažniausiai nebūna. Adreso linijos per buferius tiesiog sujungiamos su atminties mikroschemų adreso įėjimais, o iš procesoriaus modulio į jas patenka signalai. atminties mikroschemų išėjimai yra trijų būsenų arba atviro kolektoriaus tipo.Todėl jas patogu sujungti lygiagrečiai, kai reikia didesnės talpos atminties.

Objekto struktūrinėje schemoje esantis laikmatis (PIT) vaidina vieną iš pagrindinių funkcijų, nes leidžia reguliuoti variklio greitį. Variklio krypties pasirinkimą vykdo krypties pasirinkimo blokas DC_CTRL. Laikmačiui 8253 programuoti reikia 12 bitų, iš kurių 8 skirti duomenims, o 4 – operacijoms. Krypties blokui reikia dar 3 bitų, kurių 2 naudojami krypčiai pasirinkti ir 1 – krypčiai patvirtinti. Lygiagretusis (LPT) uostas teikia tik 8 duomenų bitus ir dar 4 kontrolinius. Be pagalbinės logikos abiejų blokų programuoti būtų neįmanoma. Pagalbinės logikos vaidmenį objekto schemoje atlieka 74374 registras (REG) ir buferinis magistralinis formuotuvas 8286 (BUF). Lustai 8286 ir 74374 valdomi dviem (iš 4) kontroliniais bitais. Valdomo objekto struktūrinė schema Skaičiavimas nesiliautų, kol nebūtų sustabdytas programiškai, o kiekvieno skaičiuotuvo skaičiavimo

trukmė priklausytų nuo įrašyto pradinio skaičiaus į kiekvieną iš jų. Kadangi kiekviename iš išėjimų O skaičiavimo pabaigoje susiformuoja loginis „0“, o trigeriui, kad užfiksuotų duomenis, reikia „1“, tai abu PIT išėjimai prijungti prie aukščiau esančio IR-NE elemento 7400, kur tokiu būdu kiekvieno skaičiuotuvo skaičiavimo pabaigoje trigerio išvade C gaunamas impulsas, lygus vieno CLK impulso trukmei. Priklausomai nuo dydžių, įrašytų į skaičiuotuvus, tarpas tarp į trigerį paduodamų impulsų

priklauso nuo tų dydžių, o C trukmė lieka pastovi. Taigi trigeris išlaikys duomenis tiek, kiek reikės. Svarbu, kad vienas iš impulsų formuotų „1“, kitas – „0“ trigerio D įėjime. Kadangi trigerio išėjimo Q būsena priklauso ir nuo D būsenos C impulso metu, todėl reikia suformuoti teisingą D signalą. O1 ir O2 PIT išėjimai gali įgyti tik tris reikšmes: 01, 10, 11 (5-uoju režimu 00 nesuformuojami). PIT veikimo metu pirmosios dvi kombinacijos atsiranda skaičiuotuvų skaičiavimo pabaigose, trys likusios – skaičiavimo metu. Sudėję reikiamą signalą gautume D išvade.

4. Sistemos funkcinės schemos sudarymas ir aprašymas

MP modulio funkcinė schema pateikta 4.1 pav.

4.1 pav. MP modulio funkcinė schema

MP vidinėje struktūroje galima išskirti šiuos mazgus:

MP modulis

Mikroprocesoriaus modulio funkcinė schema sudaryta iš: traktavimo schemos (TS), pradinio nustatymo schemos (PNS), centrinio procesoriaus (CUP), registrų (RG), buferio (BF) ir SK.

MP veikia sinchronizuotai naudojant jo sinchronizavimui vidinį arba išorinį taktinio dažnio generatorių (TDG). Naudojant vidini TDG prie X1 ir X2 išvadų jungiamas kvarcinis rezonatorius ZQ (dar gali būti jungiamos R-C arba R-L grandinėlės). ZQ duoda stabilų dažnį.

Naudojant išorinį TDG jo f_T dažnio impulsai paduodami į X1 įėjimą.

Pradinio nustatymo schemos įėjime veikia signalas RESIN , kuris dažniausiai atsiranda kai jungiamas maitinimas arba nuspaudus pradinio nustatymo mygtuką RESET. MP išorėje yra jungiama pradinio nustatymo schema. Įjungus maitinimą schemos kondensatorius C yra išsikrovęs, todėl jo U_c=0 V. Taigi, toliau kondensatorius kraunasi, U_c didėja, kol nepasiekia log 1 lygio, tol veikia signalas RESIN=0. Tokiu būdu vyksta pradinis MP nustatymas, kuris apima šiuos veiksmus:

a)      išvalomas komandos skaitiklis PC (PC=0000);

b)      išjungiamas pertraukčių leidimo trigeris (INTE=0);

c)      išjungiamas tiesioginių duomenų mainų leidimo trigeris (HLDA=0).

Pradinio nustatymo schemos išėjime veikia signalas RESET, kuris yra sinchronizuotas laikmačio CLK impulsais, t.y. signalo ilgis atitinka sveiką skaičių CLK impulsų.

Kai C užsikrauna, tai RESIN=1, o RESET=0.

MP — pats svarbiausias kompiuterio elementas yra procesorius (mikroprocesorius) – nedidelė elektroninė schema, kuri vykdo visus skaičiavimus ir apdoroja informaciją. Procesorius atlieka šimtus operacijų per sekundę greičiu.

Centrinis procesorius (CP, CPU) — pagrindinė kompiuterio dalis keičianti, rūšiuojanti ar kitaip apdorojanti informaciją.Tai keletas puslaidininkinių mikroschemų, nuo kurių priklauso kompiuterio charakteristikos.CP sudaro aritmetinis loginis (ALĮ) ir valdymo (VĮ) įtaisai. ALĮ atlieka aritmetinius veiksmus, lygina dydžių skaitines reikšmes.VĮ koordinuoja visų kitų įtaisų darbą siųsdamas signalus aritmetiniam, loginiam ir išoriniams įtaisams.Dar jame yra tam tikras skaičius specialių laikinosios atminties ląstelių – registrų. Registruose informacija saugoma tik tol kol atliekamas vienas veiksmas.

MP registrų segmentas RSEG yra programiškai valdomų registrų rinkinys talpinamas MP viduryje būdingas tik to tipo MP-iams. RSEG galima laikyti greitaeige, nedidelės talpos atmintimi, kuri naudojama vykdant komandas. Kiekvienas MP turi skirtingą RSEG, MP i8085 RSEG sudarytas iš:

reg A – akumuliatorius;

reg F – požymio registras;

CY – perkėlimo požymis;

P – lygiškumo požymis;

AC – pagalbinio perkėlimo požymis;

Z – nulinio rezultato požymis;

S – ženklo požymis.

reg H,L – 8 skilčių, 1 baito atskiri registrai, kurie naudojamo kaip pavieniai arba kaip registrų pora HL;

SP – 16 skilčių, specialios paskirties registras vadinamas dėklo atminties rodikliu;

PC – 16 skilčių, specialusis registras vadinamas programos skaitikliu.

Registrai A, F, HL, SP ir PC sudaro standartinį registrų rinkinį, naudojant MP, kurie turi akumuliatorius. MP i8085 registrų segmentas išplėstas jį papildant 8 skilčių, 1 baito registrais B, C, D ir E. Šie registrai vadinami bendrosios paskirties registrais. Jie gali būti naudojami komandose kaip pavieniai bei jungiami i poras BC, DE. Šių porų vyresnieji registrai yra B ir D, o jaunesnieji C ir E. Šie registrai naudojami duomenų žodžiams saugoti.

BF – 8 skilčių buferinis registras turintis dvejopą paskirtį:

saugo adreso jaunesnįjį baitą;

naudojamas duomenims įvesti ir išvesti.

RG ir BF išvadai gali būti sujungti.

AĮ modulis

Atminties įrenginio modulis sudarytas iš: pastoviosios atminties EPROM ir operatyviosios (darbinės) atminties RAM.

Atminties įrenginys yra skirtas programai ir duomenims saugoti. Programiniu požiūriu AĮ yra atminties laukas. Atminties lauką sudaro tiesinė atminties ląstelių seka ir tokia atmintis vadinama tiesinės organizacijos atmintimi.kiekviena atminties ląstelė gali saugoti n skilčių dvejetainį kodą. Kiekviena atminties ląstelė turi savo adresą, o adresų visumą sudaro adresų lauką. Atminties ląstelės adresas priklauso nuo adreso magnetinių linijų skaičiaus. Bendruoju atveju, esant m adresų linijų kiekiui galima adresuoti M=2^m atminties ląstelių. Adresų laukas apima adresus nuo 0 iki (2^m-1) , m=16,18,20,24 ir 32. Viena atminties ląstelė dažniausiai saugo 1 baitą.

EPROM(ultra-violet light erasable programmable read only memory)— pastovioji atmintis. Pagrindinėje atmintyje saugomi duomenys ir instrukcijos, kuriuos naudoja procesorius.

Pagrindinę atmintį sudaro elektroninės komponentės, ji labai patikima ir sparčiai dirbanti. Joje saugomi duomenys pasiekiami akimirksniu, nes pagrindinė atmintis yra elektroninė ir išdėstyta prie pat procesoriaus. Tai -betarpiško kreipimosi atmintis(immediate access storage). Duomenys į pagrindinę atmintį turi būti perduoti prieš procesoriui kreipiantis į ją. Todėl didelis kreipimosi greitis užtikrina didelę procesoriaus darbo spartą.
Pagrindinėje atmintyje yra saugomi:
- pareikalautinos instrukcijos;
- šiuo metu naudojamos instrukcijos;
- apdorojimo laukiantys duomenys;
- šiuo metu apdorojamieji duomenys;
- išvedimo laukiantys duomenys.

RAM — Kompiuterio darbinė atmintis (angliškai RAM t.y. 'Random accsess memory')- laisvai, iš bet kurios vietos skaitoma atmintis. Ji yra būtina kiekvienam kompiuteriui vien dėl to, kad procesorių ir duomenų saugyklų sparta labai skiriasi. Visais laikais procesoriai gebėjo apdoroti informaciją daug sparčiau, nei buvo galima ją siųsti iš kietojo disko, kompaktinio disko ar kitų pastoviosios atminties įrenginių. Vadinasi, tapo reikalinga tarpinė atmintis (TA), kuri būtų gerokai spartesnė už kietuosius diskus. Iš tikrųjų tų tarpinių atminčių yra keletas.

Taigi, PA išlaiko duomenis išjungus įtampą, o OP juos praranda. Mažose sistemose PA naudojama programoms ir įvairioms konstantoms saugoti. Ši atmintis pasižymi didele talpa. OA naudojama kintamiems duomenims saugoti. Šios atminties talpa nedidelė.

Didelėse sistemose atvirkščiai, PA – maža, o OA - didelė.

4.2. pav. PIT modulio (pagal užduoties variantą) funkcinė schema

Programuojamasis intervalinis laikmatis PIT (angl. Programmable Interval Timer) yra DIG tipo I8253, gaminamas Intel korporacijoje. PIT skirtas tiksliems laiko intervalams, kurie kontroliuojami programiškai, gauti. Sutartinis grafinis žymėjimas pateiktas 3 pav., o vidinė struktūra – 4 pav.

4.3 pav. PIT I8253 sutartinis grafinis ženklas

4.4 pav. PIT I8253 vidinė funkcinė schema

PIT funkcinėje schemoje galima išskirti šiuos elementus:

DB – duomenų magistralės buferis;

SRL – skaitymo ir rašymo logikos schema;

CT0, CT1, CT2 – 0, 1, 2 skaitikliai;

CW RG – skaitiklių CW valdymo žodžių registrai. Kiekvienas skaitiklis turi savo CW RG;

VM – vidinė magisralė.

DB duomenų buferis yra 8 skilčių dvikryptis, kurio išvadai išjungiami. Jis užtikrina duomenų perdavimą tarp sistemos duomenų magistralės ir PIT.

SRL skaitymo ir rašymo logikos schema vykdo šiuos veiksmus:

valdo duomenų perdavimo kryptį , signalais;

duomenų skaitymą, rašymą;

skaitiklio arba valdymo žodžio registro pasirinkimą;

darbo režimo nustatymą;

kristalo išrinkimą.

5. Principinės elektrinės schemos sudarymas

ir veikimo aprašymas

Principinė elektrinė schema pavaizduota grafinėje medžiagoje.

Mikroprocesorinės sistemos dalį sudaro:

- centrinis procesorius I8085 (DD7);

taktinių impulsų generatorius su kvarciniu rezonatoriumi (DD01);

pradinio nustatymo schema (DD02)

pastovios atminties blokas K753RF5 (DD16);

operatyvios atminties blokas K753RU8A5 (DD15);

programuojamas lygiagretaus interfeiso adapteris I8255 (DD18);

programuojamas taimeris I8253 (DD19);

loginiai elementai NOT-AND 5402 (DD9, DD14), inverteriai 5404 (DD8);

stiprintuvas su Šmitto trigeriais 54240 (DD13). DD9, DD8 ir DD13 sudaro sistemos kontrolerį.

Visos mikroschemos maitinamos iš nuolatinės įtampos šaltinio, kurio įtampa +5V.

Padavus schemai maitinimą, taktinių impulsų generatorius DD01 pradeda generuoti sinchronizavimo impulsus, ir procesoriui reikalingus fazių impulsus. Šie impulsai ir yra panaudojami visų mikroschemų sinchronizavimui. Pradinio nustatymo įrenginys DD02 generuoja trumpą valdymo signalą RESET, kurį gavusios visos komplekto mikroschemos pereina į nulinę padėtį, t.y. įrašo loginius nulius į visus registrus ir schema paruošiama įvedimo režimui. Mikroprocesorius pradeda inicializavimo programą. Kitaip tariant, generuojant signalą RESET, inicializuojamos ir sinchronizuojamos visos sistemos mikroschemos.

Pasibaigus RESET signalui, mikroprocesorius DD7 iš pastovios atminties DD16 skaito pagrindinę valdymo programą, pagal kurią veikia valdymo įtaisas.

Pastovi atmintis naudojama programai, reguliavimo ir valdymo konstantoms saugoti. Operatyvioji atmintis DD15 naudojama laikinoms programos konstantų ir kintamųjų dydžių saugojimui.

Per lygiagretaus interfeiso adapterį DD18 vyksta pastovūs informacijos mainai tarp mikroprocesoriaus ir operatyvios atminties DD15, bei taimerio DD19. Jame saugomi tarpiniai vykdomos programos rezultatai. Jis atlieka registro funkciją.

Taimeris formuoja fazės kampą, t.y. nustato tiristorių įjungimo momentą, priklausomai nuo valdymo programoje užduoto sukimosi greičio (išlygintos įtampos dydžio).

Sistemos kontroleris DD13 lygina fazinę įtampą su nuliu, t.y. fiksuoja fazės perėjimo per nulį momentą ir duoda impulsą procesorinei daliai, kuri atitinkamai įjungia ir išjungia reikiamus tiristorius.

Padavus schemai maitinimą, taktinių impulsų generatorius pradeda generuoti sinchronizavimo impulsus ir procesoriui reikalingus fazių impulsus, tai yra pagal tinklo įtampą fiksuoja tą momentą nuo kurio reikia skaičiuoti kampą α.

Visi valdymo dalies elementai maitinami iš nuolatinės +15V, -15V, +5V įtampos šaltinio.

CT0, CT1, CT2 yra 3 dvejetainiai 16 skilčių (2 baitų) reversiniai (atėmimo) skaitikliai skirti tiksliems laiko intervalams gauti. Laiko trukmė priklauso tiesiogiai nuo skaitiklyje įrašyto pradinio DW duomenų žodžio ir atvirkščiai proporcingai nuo impulsų, patenkančių į skaitiklio (–1) atėmimo įėjimą, dažnio. Laiko trukmės pabaigą fiksuoja skaitiklio perpildymo laiko momentas, kai jo turinys tampa lygus nuliui. Skaitiklio turinis kiekvieną kartą sumažėja 1, pasikeitus jo CLK įėjime signalui iš 1 į 0 loginį lygį.

CW RG valdymo žodžio registrai yra 8 skilčių (1 baito) specialieji registrai į kuriuos įrašomas CW valdymo žodis, nustatantis skaitiklio darbo režimą.

VM yra vidinė 8 linijų magistralė, kuri sieja visus vidinius PIT elementus.

PIT išvadų paskirtis yra:

D7 D0 – duomenų magistralės dvikryptės, išjungiamos linijos;

A0, A1 – adresų įėjimai, skirti skaitikliams (CT0, CT1, CT2) ir jų valdymo žodžių registrams (CW RG) pasirinkti, pagal šią lentelę:

- , – skaitymo ir rašymo strobavimo signalų įėjimai;

– kristalo išrinkimo įėjimas;

CLK0, CLK1, CLK2 – CT0, CT1, CT2 skaitiklių taktinių impulsų įėjimai. Taktinių impulsų dažnis yra (0 2,5)MHz. Skaitiklių turinys mažėja, esant CLK pokyčiui iš 1 į 0 loginį lygį.

GATE0, GATE1, GATE2 – CT0, CT1, CT2 skaitiklių taktinių impulsų padavimo valdymo signalų įėjimai. Kai GATE = 0, CLK impulsų padavimas draudžiamas, o, kai GATE = 1 atvirkščiai – leidžiamas.

OUT0, OUT1, OUT2 – CT0, CT1, CT2 skaitiklių perpildymo signalų išėjimai.

PIT veikimą parodo būsenų lentelė (žr. 4 lentelė).

Skaitant, kinta strobavimo signalas ir duomenys patenka iš skaitiklių į duomenų magistralę.

Kintant strobavimo signalui, duomenys rašomi į CT0, CT1, CT2 skaitiklius arba jų CW RG valdymo žodžio registrus.

4 lentelė. PIT būsenos

Žymėjimai 25 lentelėje: X – bet koks loginis lygis (0 arba 1); DB – duomenų magistralė; CT0, CT1, CT2 – 16 skilčių (2 baitų) skaitikliai; CW – valdymo žodis; CW RG – valdymo žodžio registras; D Z – duomenų magistralės išvadų aukštaomė (išjungta) būsena.

Kai nurodytas CW RG adresas (A1 = A0 = 1) ir vykdomas skaitymas, tai D linijos išjungiamos, nes valdymo žodžio registrą skaityti draudžiama. Taip pat D linijos išjungiamos, esant = 1 arba, kai = = 1.

PIT darbo režimai

PIT neturi pradinio nustatymo signalo įėjimo, todėl vykdomas programinis pradinis nustatymas. Įjungus maitinimo įtampą, PIT vidinių elementų būsenos yra neapibrėžtos ir vykdomas jo pradinis nustatymas, įrašant CW valdymo žodį ir 1 arba 2 duomenų žodžio baitus. CW valdymo žodžio formatas pateiktas 5 lentelėje.

5 lentelė. PIT CW formatas

Žymėjimai 5 lentelėje: X – bet koks loginis lygis (0 arba 1); DW – duomenų žodis; CT0, CT1, CT2 – 0, 1, 2 skaitikliai; CW – valdymo žodis; B – dvejetainis; BCD – dvejetainis dešimtainis.

Kiekvieno skaitiklio pradinis nustatymas vykdomas individualiai.

Skaitikliai gali veikti, kaip B dvejetainiai (angl. Binary) arba BCD (angl. Binary Code Decimal) dvejetainiai dešimtainiai skaitikliai, įrašius atitinkamą CW baito D0 bito vertę.

Bet kuris, iš 6 galimų, darbo režimų (0 režimas …. 5 režimas) nustatomas D3 D1 (M2 M0) bitais.

D5, D4 (RL1, RL0) bitai naudojami skaitiklio turinio DW duomenų žodžiui įsiminti specialiajame registre, nestabdant skaitiklio veikimo arba skaityti, nenaudojant šio registro bei rašyti DW duomenis.

Pirmuoju atveju, DW įsimintas RG, skaitomas tuojau pat po CW įrašymo. CW bitai RL1 = RL0 = 0 ir SC1, SC0 bitais nurodytas skaitiklis, o kitų bitų vertės gali būti bet kokios.

Antruoju atveju, galima tiesiogiai CW RL1, RL0 bituose nurodyti, kad bus skaitomas ar rašomas DW tik jaunesnysis (DWL), arba tik vyresnysis (DWH), arba visas DW (pradžioje DWL, paskui DWH).

D7, D6 (SC1, SC0) bituose nurodomas skaitiklis, kurio darbo režimas nustatomas, skaitomi ar rašomi duomenys.

Skaitiklių darbo metu gali būti duomenys skaitomi ir rašomi.

PIT darbo režimai

Skaitiklių formuojamos laiko trukmės skaičiuojamos pagal šią išraišką:

;

čią – skaitiklio turinio duomenų žodis (0000H FFFFH, 0 65535);

– CLK impulsų dažnis, Hz.

0 režimas vadinamas pertrauktimi, pabaigus skaičiavimą. Šio režimo laikinė diagrama pateikta 5pav.

4.5 pav. 0 režimo laikinė diagrama

Po pradinio nustatymo, įrašius CW, DW (laiko momentu t = 0), įšėjime OUT = 0. Praėjus laiko trukmei, skaitiklio turinys tampa CT = 0000H, o OUT = 1 ir skaitiklis toliau tęsia darbą. Pirmasis CLK impulsas keičia CT turinį ir jis tampa lygus CT = FFFFH, išliekant OUT = 1.

Iš naujo pradėti 0 režimą galima vėl rašant CW ir DW. Po CW, rašant DWL, skaitiklis stabdomas, o rašant DWH vėl paleidžiamas. Darbo metu skaitiklį galima stabdyti ir vėl paleisti, keičiant signalo loginį lygį GATE įėjime.

1 režimas vadinamas programuojamasis monovibratorius. Režimo laikinės diagramos pateiktos 6 pav.

4.6 pav. 1 režimo laikinės diagramos

Po pradinio nustatymo t = 0 laiko momentu, OUT = 1. laiko trukmė pradedama formuoti tik padavus START signalą (pokytis iš 0 į 1 lygį GATE įėjime). START laiko momentu skaitiklio įšėjime OUT = 0 ir skaitiklis pradeda skaičiavimo procesą. Praėjus laiko tarpui, vėl tampa OUT = 1. Naujas START signalas iššaukia tos pačios laiko trukmės formavimą, nes automatiškai įrašomas DW (auto įkrovimas), įsimintas pradinio nustatymo metu. Jeigu įrašomas naujas DW laiko trukmės formavimo metu, tai baigiama skaičiavimo procesas su senaja DW verte. Tačiau kitas START signalas pradės kitos laiko trukmės formavimą.

2 režimas vadinamas dažnio generatorius. Šį režimą apibūdina laikinė diagrama pavaizduota 7 pav.

7 pav. 2 režimo laikinė diagrama

Po pradinio nustatymo OUT = 1 ir prasideda periodas. Baigiantys laiko trukmei, formuojamas CLK impulsų periodo trukmės OUT = 0 lygio skaitiklio įšėjimo signalas. Toliau procesas kartojasi ir skaitiklio išėjime generuojami periodo trukmės 0 lygio impulsai.

Darbo metu, DW vertės pakeitimas, neturi ytakos formuojamojo periodo trukmei, tačiau keičia kitą periodą. Padavus GATE įėjime 0 loginio lygio signalą, skaičiavimo procesas stabdomas ir OUT = 1. Šio signalo pokytis iš 0 į 1 lygį atlieka skaitiklio pradinį nustatymą, todėl gali būti naudojamas jo darbo aparatūrinei sinchronizacijai.

3 režimas vadinamas stačiakampių impulsų generatorius. Šio režimo laikinė diagrama pateikta 8 pav.

4.8 pav. 3 režimo laikinė diagrama

Po pradinio nustatymo, skaitiklio OUT išėjime pradedami generuoti periodo stačiakampiai impulsai, kurių pirmojo pusperiodžio metu OUT = 1, o antrojo – OUT = 0. Kai DW vertė yra nelyginis skaičius, tai išėjimo signalo 1 lygis trunka , o 0 lygis – laiko. Impulsų 1 lygį atitinka DW +1 skaičius, o 0 lygį – DW – 1 skaičius. DW vertės pakeitimas pasireiškia tik, pasikeitus OUT išėjimo loginiam lygiui.

4 režimas vadinamas programiškas strobo užlaikymas. Režimo laikinė diagrama pavaizduota 9 pav.

4.9 pav. 4 režimo laikinė diagrama

Po pradinio nustatymo, įrašius CW skaitiklio išėjime nustatomas 1 loginis lygis ir prasideda skaičiavimo procesas. Praėjus laiko tarpui, generuojamas vienas trukmės 0 lygio strobavimo impulsas. Skaitiklio turinys tampa lygus 0, tačiau skaitiklio darbas nenutrūksta. Toliau, po pirmojo CLK periodo, skaitiklio turinys pasidaro CT = FFFFH, o OUT = 1, lygiai taip pat, kaip ir 0 režime. Šis režimas neturi auto įkrovimo. Skaičiavimo metu, įrašius DW, skaitiklis paleidžiamas iš naujo. Signalu, veikiančiu GATE įėjime, galima sustabdyti skaičiavimo procesą.

5 režimas vadinamas aparatūriškas strobo užlaikymas. Darbą šiame režime parodo 79 pav. laikinės diagramos.

Skaitiklio darbas prasideda tik GATE įėjime atsiradus START signalui (pokytis iš 0 į 1 loginį lygį). Taigi kol nėra aparatūriško START signalo, tol neprasideda įšėjimo signalo užlaikymas, skaičiuojant laiko trukmę. Pradinio nustatymo metu įrašytas DW įsimenamas ir pabaigus užlaikymo procesą, vėl įrašomas į skaitiklį (režimas turi auto įkrovimą). Kiekvienas naujo START signalo padavimas iššaukia aparatūrišką strobo užlaikymą. Užlaikymo ir strobavimo impulso laiko trukmės sudaromos lygiai taip pat, kaip ir 4 režime.

GATE valdymo signalo funkcijas įvairiuose darbo režimuose apibūdina duomenys pateikti 7 lentelėje.

4.10 pav. 5 režimo laikinės diagramos

7 lentelė GATE kitimas ir valdymo funkcijos

6. Sistemos testavimo programos valdymo algoritmo sudarymas

ir aprašymas

Sistemos testavimo programos valdymo algoritmas sudaromas, naudojant algoritmų grafinius žymėjimus, pateiktus 6 pav.

6.1 pav. Algoritmų sutartiniai grafiniai ženklai

Testavimo programos algoritmas sudaromas pagal užduoties variantą. Algoritmas turi parodyti veiksmų eiliškumą, kurių rezultatas yra visų sistemos įtaisų veikimo patikrinimas. Turi būti patikrintas šių įtaisų veikimas:

atminties įrenginio, įrašant nuosekliai į kiekvieną atminties ląstelę kontrolinius kodus 00H ir FFH bei juos skaitant ir tikrinant (visoms užduotims);

įvedimo ir išvedimo įrenginio (PIO, PIT, USART, pagal užduoties variantą);

kontrolės rezultatas parodomas, perduodant signalus į sistemos išorę, kurie fiksuojami numatytomis elektroninėmis priemonėmis (oscilografu, voltmetru, šviesos diodu ir panaš.).

6.3 pav. Programos veikimo blokinė schema (algoritmas),atminties patikrinimas 00 įrašymu .

7.Valdymo programos sudarymas ir aprašymas

Valdymo programa sudaroma pagal valdymo algoritmą. Pateikiamas programos tekstas asembleryje su visais komentarais. Aprašyme pateikiama:

programos sudarytojas (grupės pavadinimas, studento vardas, pavardė);

programoje naudotų registrų, atminties lastelių ir t.t. paskirtis;

paprogramių paskirtis (jeigu yra paprogramės);

programos asembleryje tekstas su kiekvienos eilutės komentaru.

PIT programavimas

PIT programuojamas 2 darbo režimui (dažnio generatorius). Laiko žymės t_min, t_max, ∆t paskirstomos pagal PIT išėjimus taip:

OUT 0 – minimalaus laiko žymių (t_min) išėjimas;

OUT 1 – maksimalaus laiko žymių (t_max) išėjimas;

OUT 2 – laiko diskretės žymių (∆t) išėjimas.

Laiko žymės laikas suskaičiuojamas pagal šią išraišką:

, , ;

čia – 16 skilčių (2 baitų) duomenų žodis įrašomas į skaitiklio valdymo žodžio registrą (CWRG); – PIT sinchronizavimo impulsų dažnis; - taktinio dažnio generatoriaus impulsų dažnis (kvarcinio rezonatoriaus dažnis).

Pateikti darbo režimo (CW formato) nustatymo 6 lentelę.

6 lentelė. PIT CW formatas

Žymėjimai 3 lentelėje: X – bet koks loginis lygis (0 arba 1); DW – duomenų žodis (2 baitai); DWH – duomenų žodio vyresnysis baitas; DWL – duomenų žodio jaunesnysis baitas; CT0, CT1, CT2 – 0, 1, 2 skaitikliai; R/W – skaitymas / rašymas.

Parodyti, kaip gaunamas CW kodas pagal užduoties variantą. PIT skaitiklių (CT0, CT1, CT2) darbo režimo ir laiko trukmės nustatymo programos fragmentas yra:

MVI A, CW  ; A CW

OUT ACWRG  ; CWRG A

MVI A, DWL  ; A DWL

OUT ADWCT  ; CTL A

MVI A, DWH  ; A DWH

OUT ADWCT  ; CTH DWL A

čia CW – skaitiklio (CT) valdymo žodis (CW); CWRG – valdymo žodžio registras; DWH, DWL – duomenų žodžio vyresnysis, jaunesnysis baitai; CTH, CTL – skaitiklio vyresnysis, jaunesnysis registrai.

Kiekvienas PIT skaitiklis programuojamas individualiai.

Literatūros sąrašas

Šilo V.L. Populiarnyje cifrovije mikroschemi. Spravočnik. M. “ Radijo i sviaz “, 1989m.

Spravočnik.Cifrovije i analogovije mikroschemi . Avtori : Jakubovskij S. V. i drugije.

M.” Radijo i sviaz “, 1989m.

Cifrovije integralnije mikroschemi . Spravočnik. Avtori : Bogdanovič M. I. i drugije.

Minsk “ Belarus “, 1991m.

4. Levental Lens, Seivill U. Programirovanije na jazike assembler dla mikropcesorov 8080 i 8085, 1987m.

5. Bulovas V. Mikroprocesoriai. Vilnius “ Mokslas”, 1989m.

Metodiniai nurodymai paskaitoms 3, 4 kurso studentams. Kaunas 1989 m.

6. Radzevičius L. Automatinio elektros pavarų valdymo kursinis projektavimas. Metodiniai nurodymai. – Vilnius, 1979.

7. Masteika R. K. Elektros pavaros. Mokomoji knygelė – Kaunas, 2002.

8. Daugėla J., Masteika R. Nuolatinės srovės elektros pavaros. Metodiniai nurodymai. – Kaunas, 1988.

Šis kursinis projektas buvo parengtas naudojant personalinį kompiuterį su programiniais paketais:

Microsoft Word XP, - tekstams ir formulėms rinkti.

Vizion 2003 – principinei elektrinei schemai surinkti.

MatCAD 2000 – grafinės dalies apiforminimas.

9. GRAFINĖ MEDŽIAGA

9.1. Principinė elektrinė schema