MP I8085 vidinė struktūra, valdymo signalai

MP I8085 vidinė struktūra, valdymo signalai

MP sutartinis grafinis ženklas pateiktas 42 pav, o vidinė struktūra - 43 pav.

42 pav. Mikroprocesoriaus I8085 sutartinis grafinis ženklas

43 pav. Mikroprocesoriaus I8085 vidinė struktūra

MP išvadai turi ši¹ paskirtį:

X1, X2 – sinchronizacijos schemos stiprintuvo įėjimas, išėjimas. Prie šių išvadų jungiamas kvarcinis rezonatorius arba R – C, L – C grandinės. X1 įėjimas gali būti naudojamas išoriniams  taktiniams impulsams priimti;

CLK – taktinių impulsų išėjimas, kuris gali būti naudojamas sistemos elementams sinchronizuoti;

– įėjimas skirtas pradinio nustatymo signalui  (aktyvus 0 lygio) priimti. Jis turi Šmitto trigerį. signalas išvalo PC (PC = 0000H), išjungia pertraukčių (INTE = 0) ir tiesioginių mainų leidimo (HLDA = 0) trigerius. Draudžiamos visos pertrauktys ir tiesioginiai duomenų mainai.

RESET – sistemos pradinio nustatymo signalo (aktyvus 1 lygio) išėjimas. RESET signalas sinchronizuojamas CLK taktiniais impulsais (RESET trukmė lygi sveikam CLK impulsų sakičiui).

S0, S1 – MP būsenos signalų išėjimai. S0, S1 signalai gali būti naudojami MP būsenai išorėje kontroliuoti pagal ši¹ būsenų lantelź:

, – skaitymo ir rašymo strobavimo signalų išėjimo linijos, turinčios Z (aukštaomź) būsen¹;

- valdymo signalo įvedimas, išvedimas () arba atmintis () išėjimas. Išėjimas turi 3 būsenas;

ALE – adreso fiksavimo leidimo strobavimo signalo išėjimas. Adresas įrašomas išoriniame adreso registre, kai ALE kinta iš 1 į 0. Taip pat šis signalas gali būti panaudotas, strobuojant MP būsen¹. Išėjimas turi 3 būsenas;

READY – pasiruošimo duomenų mainams (XACK) signalo įėjimas, naudojamas, vykdant asinchronius duomenų mainus;

HOLD – tiesioginių duomenų mainų reikalavimo signalo įėjimas;

HLDA – tiesioginių duomenų mainų patvirtinimo išėjimo signalo linija. HLDA signalas atsiranda po HOLD signalo priėmimo, pabaigus eilinį mašinos cikl¹, išjungiant AD7 AD0, A15 A8, , , ALE, išvadus;

TRAP – nemaskuojamos radialinės pertraukties reikalavimo signalo įėjimas, turintis kombinuot¹ signalo priėmimo schem¹ ir aukščiausi¹ prioritet¹. Startinis šios pertraukties adresas nustatomas lygiai taip pat, kaip ir RST N komandai, kurios N = 4.5;

RST 7.5, RST 6.5, RST 5.5 – maskuojami radialinės pertraukties reikalavimo signalų įėjimai, turintis dinaminź (RST 7.5 signalui) ir statines (RST 6.5 , RST 5.5 signalams) signalo priėmimo schemas bei mažėjančius fiksuotus prioritetus. Pertraukčių vektoriai surandami,  kaip ir RST N komandai, kurios N = 7.5, 6.5, 5.5;

INTR – vektorinės pertraukties reikalavimo signalo, turinčio statinź signalo priėmimo schem¹, linija ir žemiausi¹ prioritet¹. Priėmus INTR signal¹, generuojamas strobas ir įvedamas pertraukties vektorius. Pertrauktį galima programiškai leisti arba drausti. Po MP pradinio nustatymo pertrauktis uždrausta;

– vektorinės pertraukties patvirtinimo strobavimo signalo išėjimas. signalas generuojamas, pabaigus eilinės komandos cikl¹ ir priėmus vektorinės pertraukties reikalavimo signal¹.

SID, SOD – nuosekliojo ryšio kanalo (NRK) įėjimas ir išėjimas. RIM komanda įvedamas bitas per SID įėjim¹ skaitomas ir įsimenamas akumuliatoriaus A7 skiltyje. Akumuliatoriaus A7 skiltyje įrašytas bitas SIM komanda per išėjim¹ SOD yra išvedamas.

AD7 AD0 – dvikryptės, multipleksuojamos adreso jaunesniojo baito ir duomenų baito linijos, išjungiamos;

A15 A8 – adreso vyresniojo baito išėjimai.

MP vidinėje struktūroje galima išskirti šiuos mazgus:

registrų blokas (T, TA, RG, BF);

aritmetinis ir loginis įrenginys (ALU);

registrų segmentas (RSEG);

valdymo įrenginys;

pertraukčių schema;

nuosekliojo ryšio kanalas (NRK);

vidinė magistralė.

T, TA yra 8 skilčių laikino duomenų saugojimo registrai, naudojami aritmetinio ir loginio įrenginio duomenims įsimintį, jų apdorojimo metu.

RG registras saugoja adreso vyresnyjį (A15 A8) bait¹, o BF buferinis registras atlieka dvejopas funkcijas:

išveda adreso jaunesnyjį bait¹ (A7 A0);

išveda ir priim¹ duomenų bait¹ (D7 D0).

BF linijos (AD7 AD0) multipleksuojamos laike. Abu registrai gali išjungti savo išvadus

(turi Z būsen¹).

Aritmetinis ir loginis įrenginys (ALU) vykdo aritmetines bei logines operacijas su 2 baitais, kurie įrašyti T ir TA registruose. Jis taip pat keičia veiksmų rezultato, gauto A registre, požymius. Požymiai fiksuojami F registre. Dešimtainės korekcijos DA schema koreguoja dvejetainį dešimtainį rezultat¹.

Registrų segmentas (RSEG) turi multiplekserį WX, programiškai nevaldomus W, Z ir valdomus B, C, D, E, H, L, SP, PC registrus. Taip pat čia yra speciali INC/DEC inkrementavimo ir dekrementavimo schema.

IR yra 8 skilčių komandų registras, skirtas komandos pirmajam baitui, kuriame įrašytas operacijos kodas, įsiminti.

CDC komandos dešifratorius dekoduoja komand¹ (IR turinį) ir kuria valdymo signalus, reikalingus komandai vykdyti, perduodant juos MP vidiniams mazgams bei valdymo įrenginiui, per kurį ir išoriniams elementams.

Valdymo įrenginys turi šias schemas:

sinchronizavimo;

pradinio nustatymo;

valdymo;

tiesioginių mainų.

MP I8085 veikimas sinchronizuojamas, panaudojant vidinį arba išorinį taktinio dažnio genetratorių.

Naudojant vidinį taktinio dažnio generatorių, prie X1, X2 išvadų jungiamas ZQ kvarcinis rezonatorius, R – C arba L – C grandinės. Taktavimo schemos su vidiniu taktinio dažnio generatoriumi pateiktos 44 pav.

a) b)

c)

44 pav. Taktavimo schemos, naudojant vidinį taktinio dažnio generatorių: a) su ZQ kvarciniu rezonatoriumi; b) su R – C grandine; c) su L – C grandine.

f_T taktinis dažnis, esant L – C grandinei, suskaičiuojamas pagal ši¹ išraišk¹:

;

čia - įėjimo tarp X1, X2 įvadų talpa (pvz. , MP MSM80C85AHRS/GS/JS firmos OKI Semiconductor).

Taktavimo schemos su išoriniu taktinio dažnio generatoriumi pateiktos 45 pav.

45 pav. Taktavimo schemos su išoriniu taktinio dažnio generatoriumi: f_T – išorinio taktinio dažnio generatoriaus generuojamų impulsų dažnis.

MP I8085 vidinė sinchronizavimo schema pateikta 46 pav. Dažniausiai naudojamas ZQ kvarcinis rezonatorius, kuris tiesiogiai jungiamas prie X1, X2 išvadų. SS išėjimo f_T dažnio impulsai patenka į T skaitmeninio trigerio įėjim¹, kuris atlieka dažnio daliklio iš 2 funkcij¹. Jo išėjime gaunamos dvi nesutampančios dažnio Φ1 ir Φ2 impulsų sekos, naudojamos MP vidinėms schemoms sinchronizuoti. ALE signalas gaunamas, išskiriant iš Φ1 impulsų sekos 1 impuls¹ kiekvieno mašinos ciklo T1 takte. ALE išėjimas gali būti išjungtas signalu. Sistemos sinchronizavimo CLK impulsai gaunami, kaip invertuota Φ2 impulsų seka. BS1, BS2 buferiniai stiprintuvai padidina apkrovos geb¹.

46 pav. MP I8085 vidinė sinchronizavimo schema: SS – sinchronizavimo schemos stiprintuvas;

T – skaitmeninis trigeris; BS1, BS2 – buferiniai stiprintuvai;

Pradinio nustatymo schema atlieka MP pradinį nustatym¹. Ši schema priima signal¹ ir sinchronizuotai CLK impulsams išveda sistemos pradinio nustatymo RESET signal¹ (RESET signalo trukmė lygi sveikam CLK signalų skaičiui). Paprastai pradinis nustatymas vykdomas įjungus maitinimo įtampa arba paspaudus RESET mygtuk¹. signalui formuoti iš išorės jungiama tipinė pradinio nustatymo schema parodyta 47 pav.

47 pav. Išorinė tipinė pradinio nustatymo schema

Pradinio nustatymo metu atliekami tokie veiksmai:

išvalomas programos skaitiklis, PC = 0000H;

išjungiamas pertraukčių leidimo trigeris, INTE = 0;

išjungiamas tiesioginių mainų leidimo trigeris, HLDA = 0.

Valdymo schema skirta MP būsenai išorėje indikuoti, sistemos magistralei valdyti ir SM darbo režimui nustatyti. MP būsen¹ parodo S1, S0 signalai išvedami į įšorź. Sistemos magistralė valdoma , , , ALE išėjimo signalais, o asinchroniniam SM darbo režimui naudojamas READY įėjimas.

Tiesioginių mainų schema valdoma įėjimo HOLD signalu, iššaukiant MP , , , ALE, AD7 AD0 ir A15 A8 išvadų išjungim¹, kuris patvirtinamas išėjimo HLDA signalu.

Pertraukčių schema organizuoja MP darb¹ su pertrauktimis, priimdama TRAP, RST 7.5, RST 6.5, RST 5.5 radialinės ir INTR vektorinės pertraukties reikalavimo signalus. Vektorinės pertraukties vektoriaus įvedimas strobuojamas signalu.

Nuosekliojo ryšio kanal¹ sudaro nuosekliųjų duomenų mainų portas, kuris per SID įėjim¹ priima, o per SOD išėjim¹ išveda duomenų bitus.

Vidinė magistralė sieja vidinius MP mazgus Ji turi 8 linijas, kuriomis perduodamos komandos ir duomenų baitai.