Rašymo darbo ciklo laikinës funkcionavimo diagramos

Rašymo darbo ciklo laikinës funkcionavimo diagramos

MP rašymo darbo ciklo laikinës funkcionavimo diagramos pateiktos 51 pav. Rašymo darbo ciklo laikinës funkcionavimo diagramos panašios á skaitymo darbo ciklo diagramas, taèiau naudojamas kitas rašymo strobavimo signalas ir skiriasi duomenø išvedimo laikiniai aprybojimai.

Taip pat T1 takte išvedamas adresas. Rašant á atminties árenginá, = 0, o á ávedimo ir išvedimo árenginá – = 1.

Pirmuoju atveju išvedamas AHB magistralëje atminties lastelës vyresnysis, o AD magistralëje – jaunesnysis adreso baitas, kuris ásimenamas, strobuojant ALE signalu, ášoriniame adreso registre.

Antruoju atveju AHB ir AD magistralëse išvedamas vienodas PORT adresas, nurodytas OUT komandos antrajame baite.

Lygiai taip pat galimas sinchroninis rašymo darbo ciklas, kai áëjime READY nuolat veikia 1 loginio lygio signalas ir rašymas vyksta maksimaliu greièiu, o strobo ilgis toks pat kaip skaitymo cikle. Naudojant XACK signal¹, organizuojamas asinchroninis darbo režimas su TW laukimo taktais. Gaunamas strobavimo signalo pailginimas, taip pat, kaip ir signalo skaitymo cikle. Laikiniai áëjime READY veikianèio signalo aprybojimai tokie patys, kaip ir skaitymo cikle.

Taèiau rašomi duomenys iki t₄ laiko momento išlaikomi netrumpiau, kaip 420 ns. Be to šie duomenys dar išlieka nepakite ir po t₄ laiko momento, nemažiau 80 ns. Taip užtikrinamas patikimas duomenø árašymas á atminties ar ávedimo ir išvedimo árenginá. Laikiniai signalø parametrai skirtingø mikroprocesoriø gamintojø gali bûti skirtingi.

Laikiniø funkcionavimo diagramø pavyzdys, parodantis, kaip kinta duomenø mainø signalai, vykdant OUT PORT komand¹, pateiktas 52 pav.

OUT PORT komandos ciklas (KC) trunka 3 mašinos ciklus (M1, M2, M3).

M1 ciklas yra FETCH komandos išrinkimo ciklas. Toks ciklas vykdomas, atliekant bet kuri¹ komadø sistemos komand¹. Šio ciklo laikinës funkcionavimo diagramos atitinka skaitymo darbo cikl¹, kuriame = 1. T1 takte išvedamas adresas. t₁ laiko momentu fiksuojamas adreso jaunesnysis baitas. t₂ laiko momentu, kintant iš loginio 0 á loginio 1 lygá, iš atminties árenginio skaitomas OUT komandos pirmojo baito kodas (D3H), patenkantis á mikroprocesoriaus IR komandø registr¹. MP CDC komandø dešifratorius dekoduoja ávest¹ komand¹. Nustatoma, kad komanda 2 baitø ir turi bûti vykdomas antrasis skaitymo ciklas.

51 pav. Rašymo darbo ciklo laikinës funkcionavimo diagramos

M2 skaitymo cikle T1 takte išvedamas 1 didesnis adresas, kurio jaunesnysis baitas t₃ laiko momentu árašomas á adreso registr¹. t₄ laiko momentu vël iš atminties árenginio pagal nurodyt¹ adres¹, strobuojant signalu, skaitomas PORT adresas, o = 1 išlieka. Toliau vykdoma OUT PORT komanda, atliekant rašymo cikl¹.

M3 cikle vykdomas duomenø baito, árašyto A registre, išvedimas nurodytu PORT adresu. Šio ciklo laikinës funkcionavimo diagramos atitinka rašymo darbo cikl¹, kuriame = 1, o kinta. T1 takte išvedamas vienodas PORT adresas AHB ir AD magistralëse. t₅ laiko momentu AD magistralëje išvestas adresas gali bûti árašytas adresø registre. Taèiau, jeigu portø adresavimui naudojama AHB magistralë, tai adresø registras jiems nereikalingas. t₆ laiko momentu AD magistalëje išvestas A registro turinys perduodamas á ávedimo ir išvedimo árenginá bei árašomas jo adresuotame registre (porte).

valdymo signalu išrenkamas atminties árenginys arba ávedimo ir išvedimo árenginys (vykdant IN, OUT komandas). M1, M2 cikluose = 0, o M3 cikle = 1.

Išoriniai S1, S0 signalai parodo MP bûsen¹. M1 cikle S1 = S0 = 1 rodo, kad vyksta FETCH ciklas. M2 cikle S1 = 1, S0 = 0 signalizuoja, kad vyksta READ (skaitymo) ciklas. M3 cikle S1 = 0, S0 = 1 rodo, kad vykdomas WRITE (rašymo) ciklas.

52 pav. OUT PORT komandos vykdymo laikinës funkcionavimo diagramos