Rašymo darbo ciklo laikinės funkcionavimo diagramos

Rašymo darbo ciklo laikinės funkcionavimo diagramos

MP rašymo darbo ciklo laikinės funkcionavimo diagramos pateiktos 51 pav. Rašymo darbo ciklo laikinės funkcionavimo diagramos panašios į skaitymo darbo ciklo diagramas, tačiau naudojamas kitas rašymo strobavimo signalas ir skiriasi duomenų išvedimo laikiniai aprybojimai.

Taip pat T1 takte išvedamas adresas. Rašant į atminties įrenginį, = 0, o į įvedimo ir išvedimo įrenginį – = 1.

Pirmuoju atveju išvedamas AHB magistralėje atminties lastelės vyresnysis, o AD magistralėje – jaunesnysis adreso baitas, kuris įsimenamas, strobuojant ALE signalu, įšoriniame adreso registre.

Antruoju atveju AHB ir AD magistralėse išvedamas vienodas PORT adresas, nurodytas OUT komandos antrajame baite.

Lygiai taip pat galimas sinchroninis rašymo darbo ciklas, kai įėjime READY nuolat veikia 1 loginio lygio signalas ir rašymas vyksta maksimaliu greičiu, o strobo ilgis toks pat kaip skaitymo cikle. Naudojant XACK signal¹, organizuojamas asinchroninis darbo režimas su TW laukimo taktais. Gaunamas strobavimo signalo pailginimas, taip pat, kaip ir signalo skaitymo cikle. Laikiniai įėjime READY veikiančio signalo aprybojimai tokie patys, kaip ir skaitymo cikle.

Tačiau rašomi duomenys iki t₄ laiko momento išlaikomi netrumpiau, kaip 420 ns. Be to šie duomenys dar išlieka nepakite ir po t₄ laiko momento, nemažiau 80 ns. Taip užtikrinamas patikimas duomenų įrašymas į atminties ar įvedimo ir išvedimo įrenginį. Laikiniai signalų parametrai skirtingų mikroprocesorių gamintojų gali būti skirtingi.

Laikinių funkcionavimo diagramų pavyzdys, parodantis, kaip kinta duomenų mainų signalai, vykdant OUT PORT komand¹, pateiktas 52 pav.

OUT PORT komandos ciklas (KC) trunka 3 mašinos ciklus (M1, M2, M3).

M1 ciklas yra FETCH komandos išrinkimo ciklas. Toks ciklas vykdomas, atliekant bet kuri¹ komadų sistemos komand¹. Šio ciklo laikinės funkcionavimo diagramos atitinka skaitymo darbo cikl¹, kuriame = 1. T1 takte išvedamas adresas. t₁ laiko momentu fiksuojamas adreso jaunesnysis baitas. t₂ laiko momentu, kintant iš loginio 0 į loginio 1 lygį, iš atminties įrenginio skaitomas OUT komandos pirmojo baito kodas (D3H), patenkantis į mikroprocesoriaus IR komandų registr¹. MP CDC komandų dešifratorius dekoduoja įvest¹ komand¹. Nustatoma, kad komanda 2 baitų ir turi būti vykdomas antrasis skaitymo ciklas.

51 pav. Rašymo darbo ciklo laikinės funkcionavimo diagramos

M2 skaitymo cikle T1 takte išvedamas 1 didesnis adresas, kurio jaunesnysis baitas t₃ laiko momentu įrašomas į adreso registr¹. t₄ laiko momentu vėl iš atminties įrenginio pagal nurodyt¹ adres¹, strobuojant signalu, skaitomas PORT adresas, o = 1 išlieka. Toliau vykdoma OUT PORT komanda, atliekant rašymo cikl¹.

M3 cikle vykdomas duomenų baito, įrašyto A registre, išvedimas nurodytu PORT adresu. Šio ciklo laikinės funkcionavimo diagramos atitinka rašymo darbo cikl¹, kuriame = 1, o kinta. T1 takte išvedamas vienodas PORT adresas AHB ir AD magistralėse. t₅ laiko momentu AD magistralėje išvestas adresas gali būti įrašytas adresų registre. Tačiau, jeigu portų adresavimui naudojama AHB magistralė, tai adresų registras jiems nereikalingas. t₆ laiko momentu AD magistalėje išvestas A registro turinys perduodamas į įvedimo ir išvedimo įrenginį bei įrašomas jo adresuotame registre (porte).

valdymo signalu išrenkamas atminties įrenginys arba įvedimo ir išvedimo įrenginys (vykdant IN, OUT komandas). M1, M2 cikluose = 0, o M3 cikle = 1.

Išoriniai S1, S0 signalai parodo MP būsen¹. M1 cikle S1 = S0 = 1 rodo, kad vyksta FETCH ciklas. M2 cikle S1 = 1, S0 = 0 signalizuoja, kad vyksta READ (skaitymo) ciklas. M3 cikle S1 = 0, S0 = 1 rodo, kad vykdomas WRITE (rašymo) ciklas.

52 pav. OUT PORT komandos vykdymo laikinės funkcionavimo diagramos