SIMPLIFICACION DE CIRCUITOS LOGICOS

SIMPLIFICACION DE CIRCUITOS LOGICOS

SIMPLIFICACION DE CIRCUITOS LOGICOS :

Una vez que se obtiene la expresión booleana para un circuito lógico, podemos reducirla a una forma más simple que contenga menos términos, la nueva expresión puede utilizarse para implantar un circuito que sea equivalente al original pero que contenga menos compuertas y conexiones.

SIMPLIFICACION ALGEBRAICA.

El álgebra booleana (Algebra de los circuitos lógicos tiene muchas leyes o teoremas muy útiles tales como :

1. Ley de Morgan :

1. A + B = A·B 2. A·B = A + B

2. Ley Distributiva :

3. A+(B·C) = (A+B)·(A+C) 4. A·(B+C) = A·B+A·C

Ademas de las leyes formales para las funciones AND y OR :

1. 5. A·0 = 0 ; A+0 = A 6. A·1 = A ; A+1 = 1 7. A·A = A ; A+A = A 8. A·A = 0 ; A+A = 1

y la Ley de la Involución:

1. 9. A(negada) = A

Considerar la expresión booleana A·B + A·B + A·B = Y, un diagrama lógico de ésta expresión aparece en la Figura 1. Observar que deben utilizarse seis puertas para implementar este circuito lógico, que realiza la lógica detallada en la tabla de verdad (Tabla 1)

Figura 1: Circuito lógico no simplificado

Tabla 1: Tabla de verdad de la función OR

Figura 2: Circuito lógico simplificado

Aplicando el álgebra booleana :

A·B + A·B + A·B = Y

RAZONES

= A·B + (A·B + A·B)    ,     Propiedad asociativa

= A·B + B·(A+A)        ,     4. [A·(B + C) = A·B + A·C]

= A·B + B·1            ,     8. [A + A = 1]

= A·B + B      ,     6. [B·1 = B]

= B + A·B      ,     Propiedad conmutativa

= (B + A)·(B + B)      ,     3. [A + (B·C) = (A + B)·(A + C)]

= (B + A)·1            ,     8. [A + A = 1]

= B + A        ,     6. [A * 1 = A]

Concluimos entonces que una sola puerta OR de dos entradas realiza la misma función (¡ De hecho la tabla 1 corresponde a la función OR !)

EXPRESIONES BOOLENAS EN FORMA DE MINTERMS (SUMA DE PRODUCTOS).

Cuando se comienza un problema de diseÑo lógico, lo normal es construir primero una tabla de verdad, que detalle la operación exacta del circuito digital. Considerar la tabla de verdad 2, que contiene las variables C, B y y A. Observar que sólo dos combinaciones de variables generan una salida 1. Estas combinaciones se muestran en la lineas octava y segunda (sombreadas) de la tabla de verdad. La linea 2 se lee « una entrada no C Y (AND) una entrada no B Y (AND) una entrada A generan una salida I ». Esto se muestra en la parte derecha de la linea 2 con la expresión booleana C·B·A. La otra combinación de variables que genera un 1 se muestra en la linea 8 de la tabla de verdad. La linea 8 se lee «una entrada C Y (AND) una entrada B Y (AND) una entrada A generan una salida 1». La expresión booleana de la linea 8 aparece a la derecha y es C · B · A. Estas dos posible combinaciones se relacionan mediante el operador OR para formar la expresión booleana completa de la tabla de verdad, que se muestra en la tabla 2, como C · B · A + C·B · A = Y. Esta expresión, a veces, se denomina forma en suma de productos de la expresión booleana. Los ingenieros también llaman a esta forma, forma de minterms.

Esta expresión puede traducirse al patrón AND-OR de puertas lógicas. El diagrama lógico de la Figura 5.3.c realiza la lógica descrita por la expresión booleana C · B · A + C ·B· A = Y , y genera la tabla de verdad 2.

Figura 3: Circuito lógico equivalente AND-OR

Tabla 2: Expresión booleana

El procedimiento típico que se sigue en el trabajo de diseÑo lógico consiste en construir primero una tabla de verdad. A continuación, determinar una expresión booleana en forma de minterms a partir de la tabla de verdad. Finalmente, dibujar el circuito lógico AND-OR a partir de la expresión booleana en minterms.

EXPRESIONES BOOLENAS EN FORMA DE MAXTERMS (PRODUCTO DE SUMAS).

Considerar la tabla de verdad 3. La expresión booleana para esta tabla de verdad puede escribirse de dos formas, cómo se observó en la sección introductoria. La expresión booleana en minterms se obtiene de las salidas que son 1 en la tabla de verdad. Cada 1 en la columna de salida se convierte en un termino, que se relaciona con los demás, mediante el operador OR, en la expresión en forma de minterms. La expresión en minterms para esta tabla de verdad se da en la tabla 3, como :

B·A + B·A + B·A = Y

(a) Expresión booleana en forma de maxterms : B + A = Y

Tabla 3: Expresión booleana en forma de maxterms

La tabla de verdad 3 también puede describirse utilizando una expresión booleana en forma de maxterms. Este tipo de expresión se desarrolla a partir de los 0 de la columna de salida de la tabla de verdad. Por cada 0 de la columna de salida se realiza una operación OR. Observar que las variables de entrada se invierten y después se realiza la operación OR. La expresión booleana en maxterms de esta tabla de verdad aparece en la tabla 3. La expresión en maxterms para la tabla de verdad OR es B + A = Y. Esto significa lo mismo que la familiar expresión OR: A + B = Y. Para la tabla de verdad 3, la expresión booleana en maxterms es la más simple, aunque ambas formas describen con precisión la lógica de dicha tabla de verdad.

Tabla 4: Expresión booleana en Maxterms.

Considerar la tabla de verdad 4. La expresión en minterms para esta tabla es demasiado larga. La expresión booleana en maxterms se obtiene a partir de las variables de las lineas 5 y 8. Cada una de estas lineas tiene un 0 en la columna de salida. Las variables se invierten y se relacionan con operadores OR. Los términos así obtenidos se ponen entre paréntesis y se relacionan con operadores AND. La expresión booleana completa, en forma de maxterms, se da en la tabla 4, y también se la denomina forma de producto de sumas de la expresión booleana. El termino producto de sumas viene de la organización de los símbolos de suma ( + ) y producto ( · ).

Una expresión booleana en maxterms se implementa utilizando el patrón OR-AND de puertas lógicas según indica la figura 4. Observar que las salidas de las dos puertas OR están alimentando una puerta AND. La expresión en maxterms (C + B + A) * (C + B + A) = Y , se implementa utilizando el patrón OR-AND de puertas lógicas de la Figura 4.

Figura 4:Expresión en forma de maxterms

Aplicando el álgebra booleana podemos pasar expresiones en forma de minterms a maxterms y viceversa. Ejemplo: Pasar la expresión booleana en forma de maxterms,

Y = (C + B + A)·(C + B + A)·(C + B + A)·(C + B + A)·(C + B + A)·(C + B + A)

a su correspondiente en forma de mimterms, Y = C·B·A + C·B·A

tenemos :

Y = (C + B + A)·(C + B + A)·(C + B + A)·(C + B + A)·(C + B + A)·(C + B + A)

= [(C + B + A)·(C + B + A)]·[(C + B + A)·(C + B + A)]·[(C + B + A)·(C + B + A)], Propiedad asociativa y conmutativa

= ··, Propiedad asociativa y conmutativa.

= [(C + A) + B·B]·[(C + B)·(C + B) + A]·[(C + A) + B·B] - - - - , [A + (B·C) = (A + B)·(A + C)]

(C + A)·[(C + B)·(C + B) + A]·(C + A) - - - ,  [A·A = 0] y [A + 0 = A]

(C + A)·(C + A)·[(C + B)·(C + B) + A] - - - , Propiedad conmutativa

(C·C + A)·[(C + B)·C + (C + B)·B + A] , [A + (B·C) = (A + B)(A + C)], [A·(B+C) = A·B + A·C]

A·[C·C + C·B + C·B + B·B + A], [A·A = 0],[A·(B + C) = A·B + A·C] y [A + 0 = A]

A·[C·B + C·B + A] - - - - - - - - - - - ,[A·A = 0] y [A + 0 = A]

A·C·B + A·C·B + A·A] - - - - - , [A·(B + C) = A·B + A·C]

A·C·B + A·C·B - - - - - - - - - , [A·A = 0] y [A + 0 = A]

C·B·A + C·B·A - - - - - - - - , Propiedad conmutativa

Otra forma de pasar una expresión booleana en forma de minterms a maxterms y viceversa es utilizando únicamente el teorema de D'Morgan. El ejemplo anterior quedaría :

Y = (C + B + A)·(C + B + A)·(C + B + A)·(C + B + A)·(C + B + A)·(C + B + A)

= (C·B·A)·(C·B·A)·(C·B·A)·(C·B·A)·(C·B·A)·(C·B·A),

= C·B·A + C·B·A + C·B·A + C·B·A + C·B·A + C·B·A,

UTILIZACION DE LA LOGICA NAND Y NOR.

La lógica NAND y NOR se utiliza para simplificar circuitos compuestos, por puertos AND, OR y NOT, en circuitos compuestos únicamente por puertas NAND o únicamente por puertas NOR. Esta lógica se fundamenta en la ley de la Involución (A = A), la cual puede representarse por :

, teniendo en cuenta que una puerta NOT es equivalente a :

la lógica NAND se utiliza para simplificar circuitos AND-OR como se ilustra en el siguiente ejemplo :

Figura 5: Circuito lógico NAND

Observar que negamos las entradas de la puerta OR, al igual que las salidas de las puertas AND (1 y 2). Dado que la linea E solo se negó una sola vez (A la entrada de la puerta OR), la negamos otra vez con una puerta NOT, para que el circuito no se altere, y teniendo en cuenta la ley de la Involución; es decir E = E.

De manera similar la lógica NOR se utiliza para simplificar circuitos OR-AND como se ilustra en el siguiente ejemplo :

Figura 6: Circuito lógico NOR

Observar que tanto para la utilización de la lógica NAND como para la NOR, sobre cualquier linea se niega dos veces :,lo cual es consistente con la ley de la Involución.

DIAGRAMAS DE KARNAUGH Es un metodo grafico que se utiliza para simplificar circuitos logicos en un proceso simple y ordenado. Es metodo que se basa en los teoremas booleanos estudiados anteriormente y su utilidad practica se limita a 5 variables. Las reglas a seguir son las siguientes:

1. A partir de la tabla de verdad sacar las expresiones booleanas en forma de minterns o maxterms.
2. Colocar los 1 corespondientes en el diagrama por cada grupo de variables operadas por AND si es en forma de minterns u operadas por OR si es en forma de maxterms.
3. Agrupar los 1 adyacentes (las agrupaciones se realizan en grupos de 2, 4, 8 1)
4. Eliminar las variables que aparezcan con su complemento.
5. Enlazamos con OR los resultados obtenidos (si es en forma de minterns) o con AND (si es en forma de maxterms).

Tomemos la tabla de verdad 5. Lo primero que debemos hacer es sacar las expresiones booleanas correspondientes:

Tabla 5

Luego procedemos a colocar cada 1 correspondiente en el diagrama por cada grupo de variables operadas con AND (para nuestro ejemplo). Los diagramas de Karnaugh pueden presentarse de dos maneras diferentes: la americana y la alemana, demos un vistazo a dichas presentaciones:

Figura 7: Diagramas de Karnaugh para 2 variables

Figura 8: Diagramas de Karnaugh para 3 variables

Figura 9: Diagramas de Karnaugh para 4 variables

Ahora que conocemos las maneras en que se pueden presentar las diagramas procedemos a colocar los 1 correspondientes por cada grupo de variables operadas con AND (en nuestro ejemplo)

Figura 10: Colocación de los unos en el mapa de Karnaugh

Luego procedemos a agrupar los 1 adyacentes que se encuentren en el diagrama, estas agrupaciones se realizan en grupos de 2, 4, o de 8 '1' . Debemos tratar en lo posible de no realizar tantas agrupaciones.

Figura 11: Agrupación de términos

Despues de realizar las agrupaciones eliminanos por cada grupo las variables que aparezcan con su complemento. En el agrupamiento de 2 '1' se elimina una variable; en el agrupamiento de 4 '1' se eliminan 2 variables y en el agrupamiento de 8 '1' se eliminan 3 variables.

Figura 12: Eliminación de términos

Por ultimo enlazamos con OR (ya que nuestro ejemplo es en forma de minterns) los resultados que obtuvimos de la eliminacion de variables.

        Q = A +B

De esta manera la ecuacion logica Q=(A·B)+(A·B)+(A·B) nos quedaría reducida a una puerta OR

DIAGRAMAS DE KARNAUGH CON 5 VARIABLES

Para realizar simplificaciones con 5 variables se utilizan los llamados diagramas bidimensionales, en donde un  plano nos indica la quinta variable y el otro plano su complemento, veamos:

Figura 13: Diagrama de Karnaugh para 5 variables

Realicemos un ejercicio para asimilar la simplificacion con 5 variables. Tomemos la siguiente tabla de verdad:

Tabla 6: Tabla de verdad de cinco variables

Luego procedemos a sacar la ecuacion no simplificada

Q = ABCDE + ABCDE + ABCDE + ABCDE + ABCDE + ABCDE + ABCDE

Despues que obtenemos la ecuacion no simplificada pasamos los 1 correspondientes al diagrama y realizamos las agrupaciones.  Si existen agrupaciones que ocupan el mismo lugar en ambos planos, los reflejamos  para obtener una ecuación más simplificada. El proceso de simplificación es el mismo que utilizamos anteriormente.

Figura 14: Simplificación de diagramas de Karnaugh de 5 variables

De esta manera obtenemos la siguiente ecuación:

        Q = ABCD + ACD + ABCDE

CONDICIONES NO IMPORTA

En muchos circuitos logicos hay condiciones de entrada para las que no se especifican los niveles de salida,en la mayoria de los casos es por que estas condiciones nunca se presentaran o simplemente el nivel logico de la salida es irrelevante.

Tabla 7

En la tabla de verdad no se especifica el nivel de salida para las condiciones '0,1,1' y '1,0,0'. En su lugar se coloca una x que representa la condicion no importa. La persona que este realizando la simplificacion tiene la libertad de determinar el nivel logico para la salida de la condicion 'no importa', con el fin de producir la expresion mas simple. Realicemos la simplificacion:

Figura 15: Simplificación de diagramas de Karnaugh con condiciones 'no importa'

de esta manera obtenemos que: Q = A.

En muchos casos se trabaja con el código BCD, sabemos que en este codigo existen 6 cobinaciones que son prohibidas (1010,1011,1101, 1110,1111), estas condiciones tambien son llamadas condiciones no importa.

Tabla 8: Términos irrelevantes en los números BCD

Figura 16: Simplificación