Retele logice programabile

Explicatie:   Registrul de jos stanga (Reg 1) contine toate intrarile, care pot fi negate sau nu.

Registrul de jos dreapta (Reg 2) contine iesirile (care au un inversor inainte - deci ce iese din Blocul dreapta sus trebuie sa fie Solutia negata)

Ambele blocuri, si cel pe care scrie "sau", si cel pe care scrie "si" realizeaza functia de "nor". Adica unde se leaga o linie orizontala cu una verticala printr-un tranzistor inseamna ca se efectueaza functia de nor.

Algoritm:

La iesire trebuie sa avem Z1,,Z4. Se cauta toate blocurile comune grupate pe "si" si se reprezinta in R-uri. Pe exemplu avem R1 = A, R2 = ~A~BC, R3=~B~C si R4=~A~BC (unde ~ este negatie) (cate R-uri avem, atatea linii orizontale vor fi in lista noastra (vezi indicii din containerul dreapta sus).

Tinand cont ca trebuie sa realizam toate rezultatele prin porti "nor" trebuie sa transformam forma de "si" in forma de "sau" care se realizeaza prin negare iesind chiar un _nor_.

Atentie: NOR cu o intrare lasata in aer, realizeaza negatie pentru o singura intrare (se observa ca pmos-urile orizontale din stanga au poarta _gate_ la Vss = <0> . Spre exemplu intrarea ~A trecand prin nor scoate pe linia R1 ~~A = A)

Acum trebuie sa legam R-urile intre ele ca sa scoatem la iesire fiecare Z cerut. Tinand cont ca inainte de fiecare iesire Z avem un inversor si ca in containerul din partea dreapta se realizeaza tot nor putem zice direct ca _nor inversat_ este OR.

Exemplu: Z2 = R1 sau R2 deci facem pe linia spre Z2 o legatura printr-un tranzistor nmos la linia R1 si la linia R2. Similar si pentru Z1,Z3 si Z4.