CIRCUITE ECL (Emitter Coupled Logic)

CIRCUITE ECL

Introducere teoretica

Circuitele din familia ECL (Emitter Coupled Logic), intalnite _i sub denumirea E²CL (Emitter ‑ Emitter Coupled Logic) sau CML (Current Mode Logic), se caracterizeaza prin regimul de lucru nesaturat al tranzistoarelor componente, ceea ce le confera o viteza mare de comuta_ie (tipic 2 ns / poarta) la un consum mediu in domeniul 25 ‑ 50 mW / poarta.

Schema de principiu

In figura 1 este prezentata structura de baza a unei por_i ECL. Etajul diferen_ial format cu R₁, R₂, T₁, T₂, R_E are baza lui T₂ fixata la un poten_ial de referin_a V_ref. Intrarea se face prin baza tranzistorului T₁, etajul diferen_ial lucrand ca un detector de prag. Ie_irile OUT₁ _i OUT₂ sunt realizate prin repetoarele pe emitor T₃ _i T₄, comandate de colectoarele tranzistoarelor T₁, respectiv T₂.

Daca U_in < V_ref (0 logic), T₁ este blocat _i T₂ conduce, V_o1 > V_o2 _i ie_irea OUT₁ este in 1 logic, iar ie_irea OUT₂ este in 0 logic. Daca U_in > V_ref (1 logic), T₁ conduce _i T₂ se blocheaza, V_o1 < V_o2, deci ie_irea OUT₂ este in 1 logic _i ie_irea OUT₁ este in 0 logic. Se observa ca ie_irile OUT₁, OUT₂ sunt complementare _i, relativ la intrare, OUT₁ este inversoare, iar OUT₂ este neinversoare.

Realizarea func_iilor logice de baza

Func_ia SAU (SAU‑NU)

In figura 2 se prezinta realizarea func_iei SAU la circuitele din familia ECL. Daca intrarea A _i/sau intrarea B au un poten_ial mai mare decat V_ref, tranzistorul corespunzator este in conduc_ie _i T₃ este blocat, ie_irea din colectorul sau, OUT₂, fiind in 1 logic (x + 1 = 1). Daca ambele intrari sunt in 0 logic (V_A, V_B < V_ref), T₁ _i T₂ sunt blocate, iar T₃ conduce, deci ie_irea din colectorul sau, OUT₂, este in 0 logic. Ie_irea OUT₁, fiind complementara lui OUT₂, realizeaza func_ia SAU‑NU.

Functia _I (_I‑NU)

Aceasta func_ie este realizata, pentru circuitele ECL, cu ajutorul a doua etaje diferen_iale, dupa schema de principiu din figura 3.

Daca intrarea B este in 0 logic, T₁ este blocat _i sarcina sa, etajul diferen_ial T₃, T₄, are ambele tranzistoare blocate (au in emitorul comun o rezisten_a foarte mare), deci ie_irea OUT₁ este la nivelul 1 logic. T₂ conduce, prin urmare ie_irea OUT₂ este in 0 logic. Aceasta stare este independenta de nivelul intrarii A (A 0 = 0). Daca insa intrarea B este in 1 logic, T₁ conduce _i are rolul unei surse de curent pentru etajul T₃, T₄, iar T₂ este blocat. Nivelul intrarii A controleaza prin T₃, T₄ ie_irile OUT₁ _i OUT₂ (A 1 = A). Se remarca comanda in contratimp a ie_irii OUT₂ de catre T₄ _i T₂ _i faptul ca introducerea unui etaj diferen_ial suplimentar nu dubleaza timpul de propagare prin poarta.

Func_ia SAU EXCLUSIV

Schema de principiu a implementarii acestei func_ii pentru circuitele ECL este prezentata in figura 4. Func_ia SAU EXCLUSIV se exprima prin tabelul 1.

Daca intrarea A este la nivelul 0 logic, T₂ conduce, fiind sursa de curent pentru etajul diferen_ial T₄, T₅, comandat in baza lui T₅ de intrarea B, iar T₁ este blocat, ceea ce determina blocarea tranzistoarelor etajului T₃, T₆. Ie_irile OUT₁, OUT₂ vor avea nivelele logice B, respectiv , verificandu‑se astfel liniile 1 _i 2 din tabelul de adevar (B 0 = B). Daca intrarea A este la nivelul 1 logic, T este blocat, ceea ce duce la blocarea tranzistoarelor etajului T₄, T₅, iar T₁ conduce, fiind sursa de curent pentru etajul T₃, T₆, comandat in baza lui T₃ de intrarea B. Ie_irile OUT₁ _i OUT₂ vor avea nivelele logice , respectiv B, verificandu‑se astfel liniile 3 _i 4 din tabelul de adevar (B ). Se remarca func_ionarea in contratimp a etajelor T , T₆ _i T₄, T₅, prin controlul rezisten_ei comune de emitor cu etajul T₁, T₂.

Calculul nivelelor logice. Caracteristica de transfer

Cele mai cunoscute circuite din familia ECL sunt fabricate in seriile I, II, III, IV, 10K, 100K . In figura 5 este prezentata poarta fundamentala a seriei MECL II (Motorola).

Se remarca folosirea unei singure surse de alimentare VEE = ‑5,2V, in acest mod realizandu‑se o atenuare a zgomotelor induse pe traseele de alimentare de comutarea altor por_i. De asemenea, un scurtcircuit intre ie_ire _i masa nu poate produce in acest caz nici o dauna.

Sursa de referinta V_ref, realizata cu T₅, D₁, D₂, R₄, R₅, R₃ este stabilizata termic _i asigura V_ref= ‑1,175V.

Considerand logica pozitiva, _i cunoscand V_BE=0,75V, in cazul in care A=B=C=0 logic, tranzistoarele T₁', T₁'', T₁''' sunt blocate, T₂ conduce _i curentul prin R_E are valoarea:

Neglijand curen_ii de baza ai tranzistoarelor repetoare, va rezulta:

de unde:

iar

In cazul in care una din intrari este in 1 logic, tranzistorul comandat de aceasta conduce _i T₂ este blocat. Curentul prin R_E este furnizat prin R₁ de tranzistorul aflat in conduc_ie se calculeaza cu rela_ia:

_i considerand V_in = V_OH = ‑0,75V    are valoarea:

Prin urmare, tensiunile pe colectoarele tranzistoarelor etajului diferen_ial sunt:

deci tensiunile de ie_ire vor fi:

Se remarca faptul ca tensiunea de la ie_irea inversoare la nivel 0 logic depinde de valoarea tensiunii de intrare dupa rela_ia :

de unde, trecand in diferen_e finite se ob_ine:

Considerand nivelele logice acceptate pe intrari ca fiind V_IL < ‑1,25V _i V_IH > ‑1,1V, rezulta margini de zgomot:

Caracteristica de transfer a circuitului este prezentata in figura 6.

Por_iunea AB de pe caracteristica de transfer pentru ie_irea inversoare corespunde rela_iei (12). Panta caracteristicii pe aceasta por_iune este minimizata prin asigurarea unui raport ‑R₁/R_E suficient de mic (0,25).

Pentru tensiuni de intrare mai mari de ‑0,44V, tranzistorul repetor al ie_irii inversoare intra in satura_ie _i tensiunea sa de emitor urmareste varia_ia tensiunii din baza (por_iunea BC a caracteristicii).

Folosirea logicii cu tranzistoare nesaturate conduce la timpi de propagare foarte mici, dar are dezavantajul unei dispersii relativ mari a tensiunii de ie_ire, care depinde de rezisten_a de sarcina a repetorului pe emitor.

Principalul avantaj a folosirii etajelor repetoare este, insa, impedan_a lor mica de ie_ire (au rezisten_a mica in baza), ceea ce creeaza posibilitatea incarcarii _i descarcarii rapide a capacita_ilor parazite de sarcina.

Fan‑out‑ul por_ilor ECL este mare, tipic 30, fiind limitat de necesitatea ca ie_irea la nivel 1 logic sa ac_ioneze ca o sursa de curent pentru por_ile conduse. Cu cat numarul por_ilor conduse este mai mare, cu atat rezisten_a de emitor a etajului repetor a por_ii conducatoare este mai mica, deci tensiunea de ie_ire pe nivel 1 logic scade.

Dispozitivul de laborator

Acest dispozitiv con_ine un circuit ECL din seria 10K, _i anume 10 117 (vezi figura 7). Circuitul este format din patru porti SAU (‑NU), a caror ie_iri directe _i complementare sunt legate doua cate doua, realizand astfel func_ia _I prin cablare (tranzistoarele de ie_ire sunt legate in paralel).

In figura 8 este prezentata schema electrica a por_ilor P₁, P₂ _i legaturile spre por_ile P₃, P₄ (P₁, P₂ _i P₃, P₄ sunt realizate identic).

Referin_a de tensiune este realizata cu T₁₂, D₁, D₂, R₁₅‑R₁₈. Circuitul de polarizare a bazelor tranzistoarelor T₁₂ _i T₁₁ (R₁₆, R₁₇, R₁₈, D₁, D₂) este folosit _i pentru por_ile P₃, P₄. Poarta P₁ are intrarile pe bazele tranzistoarelor T₁, T₂ ale etajului diferen_ial format cu T₅ _i ie_irile pe repetoarele T₃, T₁₀. Poarta P₂ are intrarile pe bazele tranzistoarelor T₄, T₆ _i T₈ ale etajului diferen_ial format cu T₉ _i ie_irile pe repetoarele T₇ _i T₁₀.

Se remarca punerea in paralel a tranzistoarelor T₅, T₉ (baza _i colector comune) _i folosirea tranzistorului T₁₁ ca sarcina, in locul a doua rezisten_e separate de colector.

Functia _I cablat este realizata prin cuplarea in paralel a tranzistoarelor T₃, T₄ (ie_irile inversoare) _i legarea impreuna a colectoarelor tranzistoarelor T₅, T₉, care comanda repetorul T₁₀ (ie_irea neinversoare).

Ie_irea inversoare are valoarea logica

deci realizeaza func_ia SAU‑NU (simbolul SAU pe conexiunea din figura 7), iar ie_irea neinversoare

(simbolul _I pe conexiunea corespunzatoare din figura 7)

Din compararea schemelor pentru por_ile din seria 10K (figura 8) _i seria II (figura 5) se observa urmatoarele:

separarea alimentarii etajelor repetoare (V_cc1) de alimentarea etajelor diferen_iale (V_cc2), ceea ce reduce influen_a zgomotelor produse de comutarea interna a etajului diferen_ial asupra ie_iri;

apari_ia divizorului rezistiv la intrare;

dispari_ia rezisten_elor de emitor ale etajelor repetoare (open emitter).

Rezisten_a legata in paralel pe intrarea unei por_i conduse are rol de rezisten_a de emitor pentru etajul de ie_ire a por_ii conducatoare. Aceasta modalitate de cuplare creeaza posibilitatea cablarii ie_irilor mai multor por_i. De exemplu, pentru por_ile din seria II, legarea impreuna a doua ie_iri injumata_e_te rezisten_a de emitor a repetorului (vezi figura 9), reducandu‑i astfel fan‑out‑ul la jumatate. In cazul por_ilor din seria 10K, cablarea ie_irilor este practic limitata doar de capacita_ile parazite ale circuitului echivalent de ie_ire _i nu are nici o influen_a in calculul static al fan‑out‑ului (vezi figura 10.a).

Rezisten_a R_B din baza tranzistorului de intrare contribuie la minimizarea dependen_ei V_o = V_o(V_in) data de rela_ia (12).

Pe circuitul din figura 10.b se pot deduce rela_iile:

de unde se ob_ine prin eliminarea lui I_B

_i trecand in diferen_e finite putem scrie:

Caracteristicile electrice ale circuitului sunt sintetizate in tabelul urmator, semnifica_ia tensiunilor fiind data prin caracteristica de transfer din figura 11.a _i a timpilor prin diagrama din figura 11.b.

Modul de lucru

Se completeaza tabelul de adevar al por_ii SAU-SI (NU) cu patru intrari din figura 7.

Se alimenteaza montajul la V_cc1 = V_cc2 = 0 V _i V_ee = - 5.2 V.

Se realizeaza montajul din figura 12. Se traseaza caracteristica de intrare I_i = I_i(U_i), pentru o intrare cu fan-in 1 _i o intrare cu fan-in 2., variind sursa E de pe acea intrare in domeniul (-5.2V; 0V ). Din diferen_a celor doua caracteristici se traseaza I_b = I_b (U_i).

Se traseaza caracteristica de transfer U_o = U_o(U_i), in cazul ie_irilor inversoare _i neinversoare, cu ajutorul celor doua montaje din figurile 13 _i 14, variind sursa de intrare E in domeniul (-5.2V; 0V ). Se noteaza _i se explica diferen_ele observate in aceste doua cazuri.

Se vizualizeaza caracteristica de transfer pe osciloscop, cu montajele din figurile 15 _i 16. Semnalul periodic de la intrare este triunghiular sau sinusoidal, de joasa frecven_a, cu amplitudine _i nivel adecvat domeniului de tensiuni permise pentru intrarile circuitului ECL (-5.2V; 0V ). Osciloscopul folose_te drept baza de timp semnalul de la intrare. Se compara caracteristicile trasate la punctul 4. cu cele vizualizate.

Se realizeaza montajul din figura 17. Vizualizand tensiunile in punctele A _i B se determina rezisten_a maxima pentru care poarta P₁ mai poate transmite semnal spre P₂.