Circuite sumatoare in tehnologia CMOS

Circuite sumatoare in tehnologia CMOS

Dupa un studiu la nivelul structurilor interne al circuitelor digitale fundamentale, lucrarile ce urmeaza au rolul de a pune in practica notiunile asimilate anterior in    vederea proiectarii unor circuite mai complexe utilizate ca blocuri functionale in cadrul sistemelor digitale. Din acest punct de vedere, cele mai reprezentative blocuri functionale utilizate in implementarea unitatilor aritmetice si logice din procesoarele de semnal sunt circuitele sumatoare, multiplicatoare si registrele de deplasare; lucrarea de fata prezinta aspectele legate de proiectarea modulului fundamental pentru orice structura aritmetica: circuitul sumator.

Obiective

Lucrarea propune studiul circuitelor sumatoare implementate la nivel de tranzistor in tehnologia CMOS. O atentie deosebita este acordata compromisurilor care sunt acceptate in proiectare intre viteza de lucru a unui circuit, consumul de putere si aria de cip ocupata; de exemplu, optimizarea exclusiv a parametrului "arie ocupata" fara a tine cont de degradarea vitezei circuitelor conduce la solutii de proiectare inferioare. Astfel, o imagine globala pornind de la specificatii de sistem este necesara pentru gasirea unei solutii optime de proiectare.

Fundamentarea teoretica

Insumarea a doua numere este cea mai utilizata operatie matematica, iar circuitul sumator este deseori elementul care determina limita de viteza a unei unitati aritmetice. Optimizarea unui circuit sumator (de obicei viteza este parametrul de interes) are in vedere doua aspecte: optimizarea la nivel logic (matematic) si la nivel de circuit. O abordare tipica din punct de vedere logic presupune rearanjarea termenilor ecuatiilor de circuit in conformitate cu regulile de matematica binara pentru a obtine o structura mai rapida; optimizarea la nivel de circuit implica manipularea dimensiunilor tranzistoarelor si a topologiei de circuit.

Circuitul sumator

Tabelul T5.1 prezinta modul de lucru al unui circuit sumator. Intrarile A(a₀) si B(b₀) sunt intrarile de date (bitii care trebuie insumati), iar iesirile S(s₀) si C_out(c_{out, 0}) sunt iesirile de suma, respectiv carry (overflow).

F7.1. Tabel de adevar si schema de principiu pentru circuitului sumator incomplet

Expresiile matematice pentru variabilele de iesire S si C_out rezultate in urma minimizarii cu diagrame Karnaugh sunt date de ecuatiile E7.1, iar circuitul rezultat este prezentat in figura F7.1.

(E7.1)

Avantajul major al circuitului anterior este numarul mic de tranzistoare necesare pentru implementare; dezavantajul implementarii unui astfel de circuit este pus in evidenta atunci cand se doreste insumarea numerelor A si B pe mai mult de 1 bit (de exemplu numere pe 4 biti: A(a₃a₂a₁a₀), B(b₃b₂b₁b₀)). Astfel, devine evident ca insumarea nu se poate realiza corect: lipsa unei intrari carry (C_in) face imposibila evaluarea completa a bitilor de suma, in cazul in care insumarea a doi biti de date de rang inferior genereaza overflow. Din acest motiv circuitul prezentat este cunoscut drept sumator incomplet si nu se utilizeaza sub aceasta forma in implementarea structurilor sumatoare. Pentru determinarea structurii la nivel de porti logice a unui sumator complet este necesar sa luam in considerare o a treia intrare, C_in; expresiile pentru semnalele de iesire S si C_out     deriva din tabelul T7.2 utilizand diagramele Karnaugh. Expresiile care descriu structura circuitului sunt date de ecuatiile E7.2 iar structura corespunzatoare este prezentata la nivel de porti logice in figura F7.2.

Figura F7.2. Tabel de    adevar si schema electrica pentru circuitul sumator complet

(E7.2)

Proiectarea circuitului sumator complet la nivel de tranzistoare

O prima modalitate de a implementa structura definita anterior este de a transpune ecuatiile E7.2 direct in logica CMOS. Prelucrarea acestor ecuatii dupa regulile algebrei binare conduce insa la o forma simplificata care necesita un numar mai mic de tranzistoare; astfel, este avantajos daca subcircuitele care genereaza semnalele S si C_out utilizeaza anumite structuri comune de circuit:

(E7.3)

Echivalenta intre ecuatiile E7.3 si E7.2 se verifica imediat. Structura corespunzatoare ecuatiilor anterioare este prezentata in figura F7.3 si utilizeaza 28 de tranzistoare. Analiza circuitului releva un numar de aspecte care limiteaza viteza de insumare:

numarul mare de tranzistoare pMOS inseriate in punctele X si Y determina timpi de tranzitie ridicati pentru semnalele si .

in cazul conectarii a sumatoare complete in cascada, semnalul aplicat la intrarea se integreaza pe o capacitate parazita formata din doua capacitati drena-sursa, sase capacitati poarta-substrat, la care se aduna capacitatea parazita a treseelor.

Y

Figura F7.3: Structura CMOS a circuitului sumator complet

Desi dezavantajos din punct de vedere al vitezei, circuitul din figura F7.3 include o modalitate de optimizare a circuitelor sumatoare, aceea de a plasa tranzistoarele comandate de semnalul cat mai aproape de iesirile portilor. Astfel, numarul capacitatilor parazite interne pe care se integreaza semnalul pana in nodurile X sau Y se reduce considerabil.

Proiectarea circuitelor sumatoare pe 4 biti

Circuitul prezentat anterior insumeaza numere binare pe doar 1 bit. In aplicatii reale cum ar fi proiectarea unitatilor aritmetice si logice din procesoarele de semnal este necesara implementarea operatiilor matematice pe un numar semnificativ mai mare de biti, chiar si pana la 128 de biti. Se impune astfel extinderea lungimii cuvintelor pe care o structura sumatoare le poate prelucra. Pornind de la ecuatiile E7.2, figura F7.4 prezinta structura unui circuit sumator pe 4 biti compus din patru sumatoare complete. Circuitul se numeste sumator cu propagarea bitului de carry datorita modului in care cele patru sumatoare complete sunt interconectate: iesirea C_o a fiecarui circuit este intrare C_i pentru sumatorul de rang superior. Aceasta modalitate de interconectare a blocurilor sumatoare are dezavantajul major de a intarzia evaluarea bitilor sumei datorita propagarii semnalului carry de la un bloc la altul. Calea critica de propagare este chiar calea de circuit care prelucreaza semnalele carry; acesta este motivul pentru care in proiectare se acorda o atentie deosebita optimizarii transmiterii semnalelor critice de-a lungul acestui traseu de circuit.

Figura F7.4: Sumatorul pe 4 biti cu propagarea bitului de carry

Desfasurarea lucrarii

Implementarea unui sumator pe 4 biti

Utilizand portile logice proiectate, implementati sumatorul pe 4 biti din figura F7.4. Pe schema se vor plasa stimulii digitali DigStim1 din libraria sourcstm, cate unul pentru fiecare semnal de intrare (numele stimulilor se defineste in fereastra implementation accesabila cu dublu click).

Semnalele de intrare A(a₃a₂a₁a₀) si B(b₃b₂b₁b₀) se vor specifica utilizand aplicatia Pspice Stimulus Editor din programul OrCAD. Pentru editarea stimulilor digitali se lanseaza aplicatia: Start-Programs-OrCAD9.2-Pspice Stimulus Editor. Prin comanda File-New se creaza o noua librarie de stimuli in care definim simulii a₃-a₀ si b₃-b₀ astfel incat sa putem simula urmatoarele combinatii ale numerelor A si B: 0101+0111, 1010+0111, 1111+1111, 1111+0001. Dupa definirea tuturor stimulilor doriti se salveaza libraria in directorul proiectului. Pasul urmator este acela de a seta parametrii analizei tranzitorii, urmand a se atasa din fereastra Stimulus fisierul de stimuli definit anterior.

Masurati timpii de propagare pentru semnalele     S(s₃s₂s₁s₀) pentru cele patru combinatii de biti de la intrare si completati tabelul T7.3.

Tabelul T7.3.

Intrebari si probleme

Calculati numarul de tranzistoare necesare pentru implementarea circuitului sumator complet in conformitate cu ecuatiile E7.2.

Cautati pe internet o metoda prin care circuitele sumatoare pot fi optimizate pentru viteza la nivelul implementarii cu tranzistoare.

Studiati editorul de stimuli digitali din programul OrCAD si tehnicile de simulare a circuitelor digitale utilizand stimuli in locul surselor Vpulse de intrare.