Circuite logice cu tranzistoare unipolare

Circuite logice cu tranzistoare unipolare

Dupa modul in care se realizeaza trecerea curentului electric, tranzistoarele se pot impartii in doua categorii: bipolare si unipolare. Deosebirea dintre cele doua tipuri conta in faptul ca la tranzistoarele bipolare la conductia curentului electric participa atat electronii cat si golurile, in timp ce la tranzistoarele unipolare participa numai un tip de purtatori-majoritari, fie electroni, fie goluri. La tranzistorul    bipolar controlul curentului care il strabate se realizeaza ca o consecinta a unor fenomene de injectie in baza a purtatorilor minoritari si de difuziune a acestora catre colector. In tranzistoarele unipolare, reprezentate prin tranzistorul cu efect de camp (TEC sau FET-Field Effect Transistor), controlul curentului se realizeaza cu ajutorul unui camp electric care moduleaza conductia caii de trecere a curentului. In toate TEC actuale campul electric este dirijat perpendicular pe calea de trecere a curentului. Calea de trecere a curentului se realizeaza la suprafata sau in volumul unui semiconductor (de obicei SI) si se numeste canal. Canalul poate fi de tip n sau tip p, TEC-ul purtand numele corespunzator de TEC cu canal n sau TEC cu canal p. Acest canal reprezinta partea activa a unui TEC ti este delimitat de doua contacte ohmice care servesc la introducerea si extragerea curentului: sursa (S) si drena (D). Prin aplicarea unei diferente de potential celor doua contacte, prin canal va circula un curent. Valoarea curentului este determinata de campul electric aplicat din exterior perpendicular pe canal prin intermediul unui electrod denumit grila sau poarta (G-gate).

Dupa modul in care se obtine un canal cu conductanta dependenta de campul electric exista doua tipuri de TEC:

- cu grila jonctiune (TEC-J sau JFET),

- cu grila izolata

La primul tip de canal se realizeaza in volumul semiconductorului, iar la al doilea la suprafata. Cel de al doilea tip de TEC se obtine prin izolarea grilei fata de substrat printr-un izolator. Din acest motiv TEC cu grila izolata se numeste si TEC-MIS (Metal-Insulator-Semiconductor). In tehnologiile moderne acest izolator este bioxidul de Si fapt care a condus la denumirea consacrata de TEC-MOS (Metal-Oxide-Semiconductor) pentru TEC cu grila izolata. Tranzistoarele MOS sunt la randul lor de doua tipuri: cu canal indus si cu canal initial. Din motive tehnologice in prezent se fabrica mai mult TEC-J cu canal n si TEC-MOS cu canal p indus, cu tendinta de revenire la TEC-MOS cu canal n in cazul integrarii pe scara larga (LSI).

Comparatie intre TEC si tranzistorul bipolar

Tranzistoarele cu efect de camp prezinta o serie de proprietati care le confera avantaje in raport cu tranzistoarele bipolare. Comparatia se va face privitor la montajul cu sursa comuna, montaj similar celui cu emitor comun la tranzistoarele bipolare:

1) Caracteristica statica I_D=f(U_D) trece prin originea axelor deoarece la TEC nu exista jonctiuni in calea curentului de drena. Din acest motiv TEC este foarte bun pentru utilizare ca element cu actiune discreta, semnal 0 logic fiind chiar 0 volti.

2) Impedanta de intrare a unui TEC este mult mai mare decat a tranzistoarelor bipolare:10⁸-10⁹ ohmi pentru TEC-J si 10⁹-10¹⁴ ohmi pentru TEC cu grila izolata.

3) Cel mai mare avantaj pe care il prezinta TEC fata de tranzistorul bipolar este integrabilitatea sa superioara. In prezent cel mai bine se preteaza integrarii TEC-MOS care prezinta urmatoarele avantaje in raport cu CI cu tranzistoare bipolare:

a) Circuitele integrate cu TEC-MOS sunt mai simple. Simplitatea se datoreste faptului ca nu contine rezistoare conventionale, ci numai tranzistoare MOS. Acest fapt conduce la cresterea densitatii functiilor electronice pe unitatea de suprafata deoarece: 1) CI cu TEC-MOS exclud necesitatea izolarii tranzistoarelor realizate pe acelasi cip (exceptie fac numai TEC complementare); in cazul tranzistoarelor bipolare realizate integrat circa 30% din suprafata utila a cip-ului este ocupata cu regiuni de izolare a componentelor schemei. 2) In cazul CI cu tranzistoare bipolare rezistoarele ocupa un spatiu foarte mare, cu un ordin de marime mai mare decat la CI cu TEC-MOS.

b) Tehnologia de realizare a CI cu TEC-MOS este mai simpla decat pentru CI cu tranzistoare bipolare (o etapa de difuzie si 4 de fotomascare, fata de 4 etape de difuziune si minimum 6 de fotomascare).

c) Existenta unei tensiuni de prag (pinch-off) ridicate U_p=0,6-6V (in functie de tehnologie) conduce la o mai mare imunitate la perturbatii a CI cu TEC-MOS.

d) CI cu TEC-MOS folosesc tensiuni de alimentare si nivele logice mai ridicate decat CI cu tranzistoare bipolare. In acelasi timp consumul lor de energie este mai redus si au dimensiuni mai mici.

e) Se pot realiza cu mare usurinta circuite complexe, cu cresterea randamentului de fabricatie si sigurantei in functionare.

Regimul de comutare al TEC

Folosirea TEC la realizarea circuitelor logice implica functionarea lor in regim de comutatie cu trecerea rapida din starea de comutatie in cea de blocare ti invers. Ca element de comutatie TEC prezinta avantaje in raport cu dispozitivele semiconductoare clasice:

in stare de conductie nu introduce tensiuni reziduale in calea semnalului; circuitul drena-sursa este echivalent cu un simplu rezistor;

desi rezistentele minime care se realizeaza in stare de conductie la TEC sunt mai mari decat la tranzistoarele bipolare (r_DSon=2.1000 ohm fata de r_CEon=1.30 ohm), in stare blocata rezistenta este cu 2-3 ordine de marime superioara tranzistoarelor bipolare (r_DSoff =10⁸-10¹² ohm). Astfel, raportul intre rezistenta in stare blocata si conductoare, care caracterizeaza calitatea unui dispozitiv semiconductor ca element de comutare, este pentru TEC r_off / r_on =10⁷-10¹⁰, apropiindu-se de functionarea unui comutator ideal.

Comanda TEC se face cu nivele de tensiune aplicate intre grila si sursa in cazul montajelor cu sursa comuna. Pentru TEC-J aducerea in conductie se face simplu prin reducerea la 0 a tensiunii grila-sursa (U_GS=0). Blocarea unui TEC-J se face aplicand intre grila si sursa o tensiune de polarizare inversa mai mare decat valoarea de prag -U_p. La TEC-MOS posibilitatile de comanda sunt mai variate, depinzand de tipul constructiv. Cel mai avantajos se comanda TEC-MOS cu canal indus care se blocheaza cand U_GS=0 si se deschide pentru semnale mult mai mari decat valoarea de prag (U_GS>U_p).

Datorita integrabilitatii foarte bune in prezent circuitele logice cu TEC se realizeaza cu predilectie integrate. Am amintit ca din motive tehnologice se prefera TEC-MOS cu canal p indus. In continuare se vor prezenta principalele posibilitati de folosire a TEC la materializarea circuitelor logice folosind TEC-MOS in varianta integrata.

TEC-MOS utilizat ca rezistor de sarcina

Datorita faptului ca pentru CI la realizarea unei rezistente este necesar un numar mare de operatii si ca ocupa o arie apreciabila, in CI cu TEC-MOS rezistoarele sunt inlocuite cu structuri TEC-MOS. Acestea permit obtinerea unor valori mari de rezistenta pe o suprafata mica si sunt mai simplu de realizat. Rezistorul de tip TEC-MOS are o structura similara cu a tranzistorului MOS. Drept rezistor se utilizeaza rezistenta canalului TEC-MOS in conductie care functioneaza fie in regiunea saturata, fie in cea nesaturata a caracteristicii statice. In afara de realizarea usoara sub forma integrata, folosirea TEC-MOS ca rezistor prezinta avantajul controlului valorii rezistentei prin tensiunea de grila.

Constructiv, rezistorul de tip TEC-MOS se realizeaza fie prin conectarea grilei cu drena, fie prin conectarea grilei la o sursa separata (Fig.4a). Sursa TEC de sarcina este conectata cu TEC-ul care realizeaza prelucrarea logica. Cand grila se conecteaza la drena, deoarece U_GS=U_DS=E_D TEC-ul de sarcina va functiona saturat intrucat │U_DS│>│U_GS-U_p │ (Fig.4b). In acest caz tensiunea obtinuta pe drena TEC de prelucrare logica la blocarea acestuia va fi mai mica decat E_D cu valoarea U_p. Daca grila se conecteaza la sursa separata de valoare E_G mai mare decat E_D cu cel putin U_p, in asa fel ca sa fie satisfacuta relatia │U_DS│>│U_GS-U_p│, TEC-ul de sarcina va functiona pe portiunea nesaturata a caracteristicii. In acest caz la iesire va fi apropiat de E_D. Dezavantajul necesitatii unei surse suplimentare este compensat de faptul ca aceasta trebuie sa asigure practic numai polarizarea, consumul fiind neglijabil.

Circuite logice statice cu TEC-MOS

Circuitele logice care sunt conectate permanent la sursele de alimentare au primit denumirea de circuite logice statice. Elementul de baza al acestor circuite il constituie circuitul de negare cu ajutorul caruia se realizeaza functii logice complexe.

Circuitul logic NU static

In fig.5 sunt prezentate schemele circuitului de negare in versiunea integrata pentru cele doua moduri de polarizare ale grilei tranzistorului de sarcina. Deoarece TEC-MOS sunt cu canal p se lucreaza in logica negativa. Se considera circuitul din fig.5a si la intrare se aplica semnal 0 (Potentialul masei). In acest caz T1 se blocheaza si singurul curent care strabate circuitul este curentul rezidual al acestor doua dispozitive integrate, drena lui T1 si sursa lui T2. Acest curent indreptat de la substrat spre -E_D este suficient sa produca pe TEC de sarcina o cadere de tensiune egala cu valoarea de prag. Rezulta ca la iesirea circuitului semnalul va fi mai mic decat -E_D cu valoarea U_p a lui T2. Deoarece pentru comanda etajului urmator semnalul la iesire trebuie sa depaseasca valoarea U_p iar semnalul de comanda este E_D-U_p, semnalul necesar pentru comanda etajului urmator trebuie sa fie minimum E_D-2U_p. Daca E=2U_p curentul prin TEC de sarcina tinde spre 0 si timpul de comutare al inversorului creste la infinit. Din acest motiv pentru aceste conectari ale TEC de sarcina este necesar ca E_D≥3U_p. In cazul circuitului din fig.5b, la iesire se obtine semnal 1 egal cu -ED

Daca la intrare se aplica semnal 1 (nivel de tensiune negativ in valoarea absoluta mai mare decat U_p),T1 se satureaza si la iesire se obtine semnal logic 0.

Circuite logice statice NICI si NUMAI

Tranzistoarele T1 si T2 realizeaza prelucrarea logica iar T3 este tranzistorul de sarcina. Cand la intrari semnalul este 0 ambele tranzistoare de prelucrare sunt blocate si la iesire se obtine semnal logic 1 (apropiat de -E_D). Daca una sau ambele intrari sunt actionate cu semnal 1, unul sau ambele tranzistoare de prelucrare logica sunt in conductie si la iesire se obtine semnal 0. Schema unui circuit NUMAI cu doua intrari este prezentata in fig.6b. La iesire se va obtine semnal 0 numai atunci cand la ambele intrari se aplica semnal logic 1, deci cand T1 si T2 vor fi in conductie. In orice alta situatie unul sau ambele tranzistoare de prelucrare vor fi blocate si la iesire se va obtine semnal logic 1.

Se observa ca realizarea circuitelor logice cu TEC-MOS se face ca si in cazul circuitelor DCTL, dupa o logica de conexiuni. Deosebirea in realizarea integrata consta in utilizarea unui tranzistor in locul rezistorului de sarcina. La realizarea circuitelor logice mai complexe se prefera circuitul NICI care este mai economic de realizat integrat decat circuitul NUMAI. Acest lucru se datoreste faptului ca la circuitul NUMAI, care are doua TEC in serie (sau mai multe), este necesar ca dimensiunile canalului sa fie aproximativ duble pentru a se obtine semnal 0 de aceeasi valoare ca si pentru circuitul NICI. Rezulta pentru circuitul NUMAI o suprafata mai mare cu o capacitate mai mare si deci o viteza de comutare mai redusa.

Circuite logice dinamice cu TEC-MOS

Spre deosebire de circuitele logice statice, circuitele logice dinamice sunt alimentate numai in timpul transmiterii informatiei. Rezulta astfel circuite logice cu un consum mult mai mic decat al circuitelor clasice. Circuitele sunt usor de realizat integrat datorita posibilitatii de stocare a informatiei de catre un TEC-MOS in condensatorul format de sistemul grila-sursa. Principial, un element de stocare cu TEC-MOS utilizat la realizarea circuitelor logice dinamice este reprezentat in fig.7a. Semnalul se aplica pe grila tranzistorului T prin intermediul intrerupatorului I, incarcand condensatorul C format din grila izolata si masa. Cand I se deschide C ramane incarcat polarizand tranzistorul. Deoarece in circuitul de grila se pierde numai o cantitate extrem de mica de sarcina, condensatorul pastreaza informatia pana la aplicarea unui nou semnal prin intermediul intrerupatorului. Intrerupatorul este realizat tot cu un TEC- MOS si se numeste poarta de transmisie. In fig.7b este reprezentata poarta de transmisie cu TEC care serveste la izolarea, controlata prin impulsuri de tact, a circuitelor A si B. Semnalul de la circuitul A se transmite circuitului B numai in cazul cand poarta de transmisie este deschisa, adica atunci cand semnalul de tact T se afla in starea logica 1.

Circuit logic NU dinamic

In fig.7a este prezentata schema circuitului inversor logic dinamic, iar in fig.7b simbolizarile lui. Daca semnalul de tact este 0, tranzistoarele T2 (de sarcina), si T3 (de transmisie) sunt blocate. Daca semnalul de tact este1, atat T2 cat si T3 sunt in conductie si la iesire apare semnal in functie de semnalul aplicat la intrare. Astfel, daca T1 este blocat, potentialul drenei sale este -E_D care se transmite prin T3 incarcand condensatorul etajului urmator. Daca T1 conduce, prin aplicarea semnalului 1 la intrare, potentialul drenei sale este apropiat de al mesei si daca anterior condensatorul circuitul urmator a fost incarcat cu semnal 1 acum este adus la 0. Datorita conectarii tranzistorului de sarcina numai in timpul semnalului de tact consumul de energie este foarte redus.

Circuite logice dinamice NICI si NUMAI

In fig.8a si b sunt prezentate circuite logice dinamice NICI si NUMAI pentru doua variabile cu TEC-MOS cu canal p indus. De asemenea, sunt indicate si simbolurile acestor circuite care evidentiaza si poarta de transmisie. Functionarea este similara circuitelor NICI si NUMAI statice cu exceptia ca informatia este transmisa numai sincron cu tactul.

Circuite logice cu TEC-MOS complementare

Spre deosebire de circuitele cu TEC-MOS prezentate pana acum care utilizau tranzistoare de aceeasi polaritate, circuitele cu TEC-MOS complementare (TEC-MOS, de la Complementary-Simmetry-MOS sau TEC-CMOS) contin dispozitive cu canale de ambele polaritati de acelasi substrat. In comparatie cu TEC-MOS, TEC-CMOS prezinta avantajul unui consum mult mai redus de energie deoarece indiferent de starea in care se afla, un tranzistor este in conductie iar complementarul este blocat. Astfel, circuitul format dintr-un cuplu de tranzistoare complementare este parcurs numai de curentul rezidual al tranzistorului blocat. Aceasta particularitate face ca aceste circuite sa fie foarte convenabile in aplicatii cu consum redus: aparatura portabila, instalatii aerospatiale etc. Principalul dezavantaj al acestor circuite consta in faptul ca ocupa suprafata mare din cauza necesitatii izolarii intre ele a celor doua structuri. Din acest motiv densitatea pe unitatea de suprafata este redusa iar costul mai ridicat decat la circuitele cu tranzistoare cu un singur tip de canal.

Circuite NICI si NUMAI cu TEC-MOS

In fig.9 sunt prezentate circuite logice NICI si NUMAI cu doua intrari cu tranzistoare TEC-MOS. Pentru ca circuitul NICI (fig.9a) sa prezinte semnal 1 la iesire este necesar ca la ambele intrari sa actioneze semnal 0, deci T3 si T4 sa conduca iar T1 si T2 sa fie blocate. Este suficient ca la o intrare sa se aplice semnal 1 astfel ca prin deschiderea tranzistorului corespunzator cu canal n la iesire sa se obtina semnal 0. In cazul circuitului NUMAI (fig.9b) este necesar ca la ambele intrari sa actioneze semnal 1 pentru ca la ietire sa se obtina semnal 0; in toate celelalte situatii la iesire se obtine semnal 1. Se poate observa ca la aceste circuite tranzistoarele cu canal p se conecteaza dual fata de tranzistoarele cu canal n.