Convertor analog numeric de tipul pipeline

Convertor analog numeric de tipul pipeline

O solutie de obtinere a unor convertoare rapide consta in inlantuirea unor celule de amplificare si comparare. Pentru un convertor analog numeric de N biti se cascadeaza N celule. Structura unui astfel de convertor este prezentata in figura 5.36.

O celula este un bloc elementar cu urmatoarea structura (figura 5.37) .

Blocul elementar contine un circuit de comparare care va determina daca tensiunea de intrare este mai mare sau mai mica decat zero. Tensiunea de iesire este data de tensiunea de intrare inmultita cu doi la care se scade sau se aduna V_REF in functie de rezultatul compararii din acest bloc. Astfel vom avea urmatoarele relatii pentru celula i:

V_out= V_i =2V_i-1 - b_iV_REF

unde b_i este dat in urma compararii astfel   

Structura convertorului analog numeric va fi cea prezentata in figura 5.39.

Daca lantului de celule realizat prin inseriere analogica ca in figura precedenta i se aplica un semnal analogic de intrare, acesta se va propaga rapid atat pe liniile analogice cat si pe cele logice producand in scurt timp o iesire stabila. Este necesar ca pe durata conversiei valoarea analogica de la intrarea lantului sa fie stabila, lucru asigurat de circuitul de esantionare si memorare.

De exemplu pentru un circuit de conversie analog numeric pipeline cu rezolutia de 4 biti si tensiunea de referinta de 5 V, daca se aplica un semnal analogic de intrare de 2.000V vom avea urmatoarele stadii de conversie:

Celula Intrarea celulei i (V_i-1) Vi-1>0 Biti

2V DA 1

2∙2-5=-1 NU 0

-1∙2+5=3 DA 1

3∙2-5=1 DA 1

Astfel tensiunea analogica de iesire va fi:

unde: iar V_analog corespunde codului Gray.

Timpul complet de conversie este dat de intarzierea globala prin celulele lantului. Cu toate acestea fiecare bit poate fi memorat imediat ce este obtinut si o noua conversie poate fi startata dupa obtinerea primului bit. Datorita acestui principiu (pipeline) rata de conversie este data de timpul de obtinere al unui singur bit.

Astfel daca bitii unei conversii se obtin sub comanda unui impuls de sincronizare, obtinerea rezultatului unei conversii se obtine dupa N biti astfel incat prima celula trebuie sa poata memora N-1 valori, cea de-a doua N-2 pentru a functiona pipeline iar pe ansamblu timpul obtinerii rezultatul unei conversii de N biti sa fie dat de timpul de obtinere al unui bit. Astfel structura unui convertor pipeline de 4 biti arata ca in figura 5.40 unde CM este o celula de memorare de 1 bit. Pentru a implementa celulele de memorare este nevoie de un registru de deplasare cu intrare seriala si iesire seriala.

Se poate realiza un convertor pipeline si cu o singura celula prin realizarea iterativa a convertorului. Structura unui astfel de convertor poate fi realizata ca in figura 5.42 sau ca in figura 5.43

Operare:

Se memoreaza intrarea prin trecerea switch-ului S₁ in pozitia V_IN

Se inmulteste V_IN cu 2

Daca V_A>V_REF se seteaza corespunzator bitul (=1) si se scade V_REF din V_A

Daca V_A<V_REF se seteaza corespunzator bitul (=0) si se aduna zero la V_A

Se repeta pana la obtinerea tuturor celor N biti

1 Convertor analog numeric pipeline multibit

Convertoarele analog numerice pipeline prezentate anterior presupuneau folosirea unor celule simple care obtineau fiecare cate un singur bit. Se pot deasemenea folosi celule mai complicate la care fiecare celula are ca rezultat obtinerea unui anumit numar de biti.

Structura unei celule multibit dintr-un convertor pipeline este prezentata in figura 5.44.

Tensiunea de rezidu rezultata este data de formula:

Ilustrarea operarii unui convertor pipeline cu trei celule fiecare de cate 3 biti este prezentata in continuare.

Cuvantul de iesire este 011110001.

Se observa ca sunt necesare doar 21 de comparatoare pentru a realiza un convertor cu rezolutia de 9 biti. Conversia se realizeaza pe durata a doar trei impulsuri de clock.