Circuit logic CMOS

Circuit logic CMOS

=>

Daca u_i=0; Q_u este blocat, Q_p conduce si are rezistenta, drena, sursa foarte mica. ().

În acest caz capacitatea de sarcina (C) se incarca rapid prin rezistenta ds a tranzistorului Q_p .

Daca u_i=+U ; Q_n conduce, Q_p este blocat r_ds a tranzistorului Q_p.

Tipuri de circuite logice.

1. Circuite logice cu diode.

AND

Ce functie logica realizeaza ?

"0" -U V

"1" 0 V

Tabel de adevar.

SAU

Circuitele logice cu diode nu s-au dezvoltat ca familii de circuite logice avand mai multe dezavantaje:

- la inserierea mai multor circuite nivelele logice se degradeaza.

- puterea disipata pe rezistenta R creste in functie de numarul de porti conectate la iesire.

Din acest motiv s-a trecut la circuite logice cu diode si tranzistoare care au fost numite circuite logice DTL sau circuite logice tranzistoare.

Exemplu de un astfel de circuit:

1 1tranzistor blocat

0 0

1 0

0

U2    U1	U
0 1 0 1

NOR

Acest tip de circuit este foarte simplu, nu s-a dezvoltat deoarece realizarea sub forma integrata presupune utilizarea unei suprafete mari pe pastila de circuit pentru rezistenta R_c.

Circuite logice TTL.

Schema contine un etaj de intrare format din tranzistorul T₁ si diodele D₁ si D₂, un etaj de amplificare format din T_1, R₂, R₄ si un etaj final format din T₃, T₄ si D.

Diodele D₁ si D₂ au rolul de a proteja jonctiunea baza-emitor a tranzistorului T₁, de semnale negative de amplitudine mare. Circuitul realizeaza functia "SI NU" si lucreaza astfel:

Daca ambele intrari sunt in "0" logic, jonctiunile baza-emitor ale tranzistorului T₁ sunt polarizate direct, potentialul bazei tranzistorului fiind de 0,60,7 V.

În aceste conditii tranzistorul T₂ este blocat, T₄ este blocat, iar T₃ este saturat ceea ce face ca tensiunea de iesire sa aiba o valoare ridicata . Acelasi lucru este valabil daca una dintre intrari este la "1" logic (+U) si cealalta la masa ("0" logic).

Daca ambele intrari U₁ si U₂ se afla in "1" logic (tensiunea +U), tranzistorului T₁ are blocate jonctiunile baza-emitor si prin jonctiunea baza-colector furnizeaza curent in baza lui T₂ care se satureaza blocand tranzistorul T₃ si saturand tranzistorul T₄. În aceste conditii tensiunea de iesire este egal cu tensiunea de saturatie a tranzistorului T₄ (0,2V).

Rolul diodei D este acela de a evita intrarea in saturatii in acelasi timp a tranzistoarele T₃ si T_{4 .}

Sa presupunem ca tranzistorul T₄ este saturat, notam acest punct cu M. Tensiunea dintre M si masa se poate calcula in 2 moduri:

Caracteristica de transfer.

Exprima dependenta tensiunii de iesire fata de una din tensiunea de intrare cand cealalta intrare se afla la "0" logic.

Daca tensiunea de intrare are o valoare < 0,6V si cealalta intrare este conectata la "1" logic, T₁ este saturat, T₂ este blocat, T₄ este blocat, T₃ este saturat si U₀=+U.

Daca 0,6<u_i<1,2 , T₁ saturat, T₂ intra in conductie, T₃ ramane saturat, T₄ blocat, U₀ incepe sa scada.

Daca 1,2<u_i<2,4 , T₁ se blocheaza, T₂ conduce, T₃ intra in conductie, T₄ se satureaza, U₀0,2V.

Daca tensiunea de intrare (1,82,4), T₂ , T₃,T₄ intra in conductie simultan, determinand o reactie pozitiva intre ele si fluctuatii pozitive ale tensiunii de iesire. Pentru a evita acest comportament se recomanda aplicarea unor impulsuri de comanda la intrare al caror front sa nu depaseasca 100 ns.

2,4<u_i - T₁ blocat, T₂ saturat, T₃ se blocheaza,T₄ se satureaza, U0=0,2V.;

Nivele logice. Marginea de zgomot.

Iesirea unei porti logice este conectata, de regula la intrarea altei porti.

DESEN

Peste semnalul furnizat de prima poarta se pot suprapune semnale pozitive, semnale pe care le numim zgomote , nivelul semnalului la intrarea in a doua poarta se modifica. Pentru a evita efectul zgomotului asupra functionarii circuitelor logice fabricantii de circuite au introdus notiunea de margine de zgomot.

Aceasta inseamna ca circuitele logice pot avea nivele diferite pe "0" logic sau "1" logic la iesirea circuitului fata de intrarea circuitului (marginea de zgomot pe "0" logic).

MZL=V_ILmax - V_OLmax=0,8-0,4=0,4V (L-lau)

(tensiunea in stare 0 max pe circuitul stare joasa)

MZH=V_OHmin - V_IHmin=2,4-2=0,4V (H-hai)

(tensiunea de iesire in stare hai minima)

Orice tensiune peste 0,4V la iesire este L logic.