Circuite logice cu elemente discrete

Familii de circuite logice:

DL - logica cu diode

DCTL - logica cu transiztoare cuplate direct

RTL - logica rezistenta - tranzistor

DTL - logica dioda - tranzistor

TTL - logica tranzistor - tranzistor

ECL - logica cu cuplaj pe emitor

MOS - logica cu tranzistor MOS

Caracteristici statice de functionare si parametrii statici specifici

Pentru determinarea caracteristicii de transfer pentru un circuit de tip SI, respectiv SAU, se pun toate intrarile la "1" logic, respectiv la "0" logic, cu exceptia unei intrari care se variaza de la 0 la V_cc , urmarindu-se variatia tensiunii la iesire.

caracteristica de intrare i_i = i_i(u_i):

I_IL , I_IH curentii de intrare in cele doua stari logice

caracteristica de iesire i_o = i_o(u_o):

I_OL , I_OH curentii pe care circuitul este capabil sa-i dea in sarcina (sau sa-i absoarba din sarcina) in cele doua stari logice

Din caracteristicile de intrare si de iesire, in corelatie si cu marginile de zgomot statice acceptate in cele doua stari, se deduce capacitatea de incarcare statica maxima a circuitului, N_max (fan-out):

N_max = min

=numarul maxim de porti logice identice ce pot fi conectate la iesirea unei porti astfel ca starea sa (0 logic) sa nu fie afectata

=numarul maxim de porti logice identice ce pot fi conectate la iesirea unei porti astfel ca starea sa (1 logic) sa nu fie afectata

Comportarea in regim dinamic

t_PLH, t_PHL - timpi de propagare (intarzieri pe poarta): intervalul de timp dintre trecerea intrarii prin valoarea V_PL la comutarea directa, respectiv inversa, si momentul in care raspunsul la iesire trece prin aceeasi valoare

t_fLH, t_fHL - duratele fronturilor impulsurilor (timpii de crestere si respectiv de descrestere) si sunt definite ca fiind intervalele de timp necesare tensiunii la iesire sa evolueze intre 0.1 si 0.9 (respectiv 0.9 si 0.1) din valoarea totala a excursiei de tensiune DV = V_OH - V_OL

marginea de zgomot in impulsuri: este data de amplitudinea minima a unui impuls e_zg de durata precizata t_zg , care poate provoca schimbarea starii logice a circuitului la iesire

Caracteristica de alimentare si putere disipata

Parametrii:

V_CC, V_EE sau V_DD - tensiunea de alimentare

I_CCL, I_CCH (I_DDL, I_DDH) - curentii absorbiti de la sursa de alimentare in cele doua stari logice

P_CCL, P_CCH (P_DDL, P_DDH) - puterile absorbite in cele doua stari logice

P_med -puterea medie disipata sau absorbita

M = P_med * t_p - factor de merit - caracterizeaza global o structura data de circuit

Exemple de circuite logice

			Vccm

Problema1

Fie circuitul RTL cu M = 3 intrari R_i = R₁ = R₂ = R₃ =20K, b

U_BE0 = U_BE = U_BEsat = 0,7V

U_CEsat

Se cere:

a)     caracteristica de transfer u₀(u_i) pentru N = 0 si N = 5

b)    MZL, MZH

c)     Caracteristica de intrare i_i (u_i)

d)    N_max

e)     Formele de unda la iesire pentru N = 0 cand la intrare este aplicat un impuls fereastra u_i(t) = V_g f_T(t), cu V_g = 20 V, de durata suficient de mare (regimul tranzitoriu al portii)

Rezolvare:

a)     Pentru determinarea caracteristicii de transfer pentru circuitul NICI se pun doua intrari la "0" logic si se variaza lent intrarea libera intre 0 si V_CC.

Tensiunea de "0" logic cu care se comanda intrarea este U_CEsat

Cand u_i= 0, tranzistorul T este blocat, potentialul in baza V_B= 0.

R'_B= R₂|| R₃|| R_B=5K

Scriind metoda potentialelor la noduri in baza tranzistorului avem:

de unde:

sau:

In aceasta situatie iesirea u_o= V_OH= V_cc. Iesirea ramane la aceasta valoare cat timp tranzistorul este blocat. Pentru u_i= V₁ in baza se alege tensiunea de deschidere a tranzistorului V_B = U_BE0. Se determina:

V₁= 5U_BE= 3.5 V

V_OH = V_CC este determinata evident pentru N = 0. In cazul in care poarta noastra comanda alte 5 porti identice (N = 5), atunci iesirea arata:

de unde

V_OH (5) = 2/3 * V_CC + 1/3U_BE 13,5V

V_OH (5) < V_OH (0)

Pentru u_i I[0, V_i] tranzistorul fiind blocat curentul in baza lui I_B = 0.

Cand u_i V₁ tranzistorul de deschide in RAN. Curentul din baza lui

Cand u_i = V₂ tranzistorul intra in saturatie si I_B(V₂) = I_BSI(N)

Pentru N = 0

Pentru N = 5 portile comandate pot avea tranzistoarele blocate sau saturate. Vom considera cazul in care tranzistoarele comandate sunt blocate.

Curentul de saturatie incipienta din baza: I_BSI(N) = 1/b I_Csat(N) si este datorat diferentei DV = V₂ - V₁ = R_i I_BS , de unde

V₂ = V₁ + R_iI_BS

b) MZL = V_ILmin - V_Olmax = V₁ - V_OL = V₁

MZH = V_OHmin - V_IHmax = V_OH - V₂ = V_CC - V₂

c)

d) Numarul maxim de circuite comandate (identice) se determina astfel:

In starea "0" tranzistorul de comanda trebuie sa ramana saturat, deci

I_B >I_BSI

, caz defavorabil cu toate cele (M-1) intrari la "0" logic.

Valoarea V_OH a fost calculata tot pentru N₀, adica

Inlocuind in inegalitatea de mai sus rezulta N₀ .

In starea logica "1":

Curentul distribuit fiecarei cai va fi:

Portile comandate trebuie sa poata fi saturate:

Din conditia I_B I_BSI => N₁. Se alege N_max = min

e)

La momentul t₀ are loc comutarea directa. Tranzistoul era blocat iar poarta se gasea in "1" logic la iesire. Comutarea directa presupune doua fenomene:

intarziera la deblocarea tranzistorului, de durata t₁ (neglijabil):

unde v_B(0) = 0, v_B ( ) = V_g,

t =C_BE R_B||(R_i /M)

Dupa deblocare se intra in RAN.