CIRCUITE BASCULANTE BISTABILE TTL: CDB 472 CDB 474

CIRCUITE BASCULANTE BISTABILE TTL:

CDB 472 CDB 474

Scopul lucrarii

Se vor studia schemele logice, electrice _i func_ionarea unor circuite basculante bistabile (CBB) realizate in structura integrata TTL.

Circuitul basculant bistabil tip D.

CBB tip D se caracterizeaza printr‑o singura intrare de date sincrona, notata D _i una de tact, notata T. De regula circuitul are doua ie_iri, Q _i , precum _i doua intrari asincrone (set _i reset) notate _i . Func_ionarea unui astfel de circuit este urmatoarea: dupa aplicarea tactului, ie_irea copie intrarea. Tabelul sau de adevar este:

iar ecua_ia lui de func_ionare este:

Intrarile asincrone de set _i reset sunt independente de intrarea de date _i de tact, fiind prioritare fa_a de acestea. Prin activarea intrarii (0 logic) se aduce ie_irea Q in 0 logic (resetare), iar prin activarea intrarii (0 logic) se aduce ie_irea Q in 1 logic (setare), indiferent de starea intrarilor de date _i de tact. Pentru a le face inactive, la cele doua intrari asincrone trebuie sa se asigure nivelul de 1 logic.

Schematic, un astfel de circuit se prezinta ca in figura 1.Din punctul de vedere al momentului in care se face copierea intrarii in ie_ire, se deosebesc doua tipuri de circuite bistabile de tip D:

CBB tip D cu zavorire (transparent latch), in care ie_irea copie intrarea in tot intervalul in care impulsul de tact este activ (are nivelul 1 logic);

CBB tip D in care informa_ia de la intrare este copiata la ie_ire pe timpul frontului activ (de obicei crescator) al impulsului de tact.

Vom analiza func_ionarea acestui din urma tip, care este realizat sub forma integrata CDB 474 E (doua bistabile pe capsula). Schema sa logica este prezentata in figura 2, iar cea electrica in figura 3.

Vom analiza func_ionarea circuitului din figura 2. Se observa ca acest circuit este format dintr‑un bistabil RS realizat cu por_ile P₅ _i P₆, iar pentru transferul datelor de la intrarea sincrona se folosesc por_ile P₁, P₂, P₃ _i P₄.

Intrarile asincrone R _i se aplica direct bistabilului RS. Se deosebesc urmatoarele cazuri:

a).     T=0; in acest caz la ie_irea por_ilor P₂ _i P₃ rezulta 1 logic. Ca urmare, starea por_ilor P₅ _i P₆ nu este influentata de intrarea D. In acela_i timp la intrarea por_ii P₃ se aplica , iar la intrarea por_ii P₂ se aplica D.

b).     Tranzi_ia tactului de la 0 la 1 logic; in acest caz informa_ia de la intrarile por_ilor P₂ _i P₃ se transfera la ie_irile lor, astfel ca la ie_irea por_ii P₂ rezulta , iar la ie_irea por_ii P₃ rezulta D. In momentul anterior, una din ie_irile Q sau era in 1 logic. Fie aceasta Q. La intrarile por_ii P₅ se aplica 1, D, 1, deci la ie_irea rezulta . La intrarile por_ii P₆ se vor aplica in acest moment , , 1, _i deci la ie_irea Q va rezulta D. Un rezultat similar se ob_ine daca am considera ca la momentul anterior frontului crescator al tactului ie_irea era in 1 logic.

c).     T = 1; din momentul tranzi_iei, la ie_irea por_ii P₃ este D, iar la ie_irea por_ii P₂ este . Sa consideram ca la intrarea D se schimba starea, deci va fi . La poarta P₄ se aplica , D, 1, deci la ie_irea sa rezulta 1 logic. In consecin_a, la intrarile por_ii P₃ se aplica 1, 1, _i , deci la ie_irea sa se men_ine D ca in momentul tranzi_iei. La intrarile por_ii P₁ se aplica 1, 1, _i , deci la ie_irea sa va fi D, _i intrarile por_ii P₂ vor fi 1, 1, _i D, deci la ie_irea sa se va men_ine ca in momentul tranzi_iei. Concluzia este ca pe palierul pozitiv al semnalului de tact (T=1) modificarea intrarii D nu se transmite la intrarile por_ilor P₅ _i P₆ _i, deci, nu influenteaza ie_irile Q _i .

d).     Tranzi_ia tactului de la 1 la 0 logic; in acest caz por_ile P₂ _i P₃ _i ie_irile lor vor fi in 1 logic, care, aplicandu‑se la ambele por_i ale bistabilului de ie_ire, nu ii vor modifica starea.

Din aceasta analiza s‑a observat ca bistabilul D a copiat la ie_ire intrarea care exista in momentul tranzi_iei pozitive a tactului, orice modificare a intrarii in restul timpului neinfluen_and ie_irea.

In figura 3 este prezentata schema electrica in care se identifica:

‑ poarta P₁ ‑ tranzistoarele T₁ _i T₂;

‑ poarta P₂ ‑ tranzistoarele T₃ _i T₄;

‑ poarta P₃ ‑ tranzistoarele T₅ _i T₆;

‑ poarta P₄ ‑ tranzistoarele T₇ _i T₈;

‑ poarta P₅ ‑ configura_ia _I‑NU clasica realizata cu T₉, T₁₀, T₁₁, T₁₂,

‑ poarta P₆ ‑ configura_ia _I‑NU clasica realizata cu T₁₃, T₁₄, T₁₅, T₁₆.

Se observa ca por_ileP₅ _i P₆, cu ie_irile Q, respectiv , au ie_irea clasica a familiei TTL, conservand astfel toate avantajele etajului in contratimp. De asemenea, se observa ca intrarile echivaleaza cu urmatoarele unita_i de sarcina (UL):

‑ intrarea D = 1 UL;

‑ intrarile S _i T = 2UL fiecare;

‑ intrarea R = 3UL.

Circuitul basculant bistabil de tip JK

CBB de tip JK are doua intrari de date sincrone J _i K, o intrare de tact T _i doua intrari asincrone prioritare R _i . Vom analiza CBB de tip JK de tipul stapan‑sclav (master‑slave). Acest CBB este format din doua sec_iuni, master _i slave, informa_ia fiind introdusa de la intrare in sec_iunea master pe timpul palierului 1 logic al tactului _i apoi transmisa din master in slave pe timpul tranzi_iei tactului de la 1 la 0 logic. Secven_a de func_ionare este urmatoarea:

sec_iunea slave este izolata de sec_iunea master;

informa_ia prezenta la intrare este introdusa in sec_iunea master;

intrarea este izolata de sec_iunea master;

informa_ia este transferata din master in slave.

Tabelul de func_ionare este:

iar ecua_ia de func_ionare este:

Schematic, un astfel de circuit se reprezinta ca in figura 4.b ,unde J = J₁ J₂ J₃ _i K = K₁ K₂ K₃ (cazul in care sunt mai multe intrari J _i mai multe intrari K). Exista in produc_ie curenta in _ara CDB 472 (un bistabil JK pe capsula cu cate trei intrari J _i K, cu intrari _i ), CDB 473 (doua bistabile pe capsula cu cate o intrare J _i K _i cu intrare ) _i CDB 476 (doua bistabile JK pe capsula, cu cate o intrare J _i K _i cu intrari de _i ). In cele ce urmeaza vom studia func_ionarea circuitului CDB 472. Schema logica este prezentata in figura 5, iar schema electrica in figura 6.

Sec_iunea master este realizata cu por_ile P₂, P₇, P₃, P₉, fiind un bistabil de tip RS realizat cu por_i SAU‑NU. Sec_iunea slave este realizata cu por_ile P₄ _i P₁₀, fiind un bistabil de tip RS realizat cu por_i _I‑NU. Por_ile P₁ _i P₈ permit aplicarea mai multor intrari de tip J _i respectiv K. Prin por_ile P₅ _i P₆ se face transferul de la master la slave.

Se observa ca intrarile prioritare _i se aplica direct la sec_iunea slave. De asemenea, se reaminte_te ca pentru bistabilul RS realizat cu por_i SAU‑NU intrarea 00 lasa bistabilul in starea anterioara, iar intrarea 11 nu este permisa, in timp ce pentru bistabilul RS realizat cu por_i _I‑NU intrarea 11 il lasa in starea anterioara, iar intrarea 00 nu este permisa. Legat de aceasta, se observa ca pentru T=1 bistabilul master urmareste intrarea, iar la bistabilul slave se aplica 11 _i deci starea sa este cea ini_iala, in timp ce pentru T=0, bistabilul master ramane in starea ini_iala, iar bistabilul slave urmare_te intrarea aplicata prin por_ile P₅ _i P₆.

Analiza func_ionarii intrarilor de date J _i K se va face in doua etape. In prima etapa se considera, pe durata palierului T=1, ie_irea bistabilului master P (ie_irea por_ii P₂) _i (ie_irea por_ii P₇), presupusa in starea P=0 _i =1 sau in starea P=1 _i =0. Dupa tranzi_ia tactului de la nivelul 1 la nivelul 0 logic, starea bistabilului master ramine P . Pe de alta parte, deoarece T=0, se deschid por_ile P₅ _i P₆, la intrarea por_ii P₄ aplicandu‑se _i la intrarea por_ii P₁₀ aplicandu‑se P. Considerand P=0 _i =1, rezulta = = 1 = P (X=indiferent) _i Q = = 0 = P. Pentru P=1 _i =0, rezulta, in mod similar, Q = 1 = P _i = 0 = . In concluzie :

pentru T=1, bistabilul master urmareste intrarea ca un bistabil RS asincron;

la tranzi_ia tactului din 1 in 0 logic, conform figurii 3, mai intai bistabilul master ramane in starea corespunzatoare combina_iei de la intrare (de exemplu P_n _i _n) _i apoi bistabilul slave ii copie starea, in sensul ca Q_n=P_n _i _n= _n, acest lucru fiind reprezentat in figura 7.

Din cele expuse la prima etapa, rezulta ca este suficient sa analizam in etapa a doua ce se intampla cu circuitul master pe durata palierului T=1, _tiind ca dupa tranzi_ia tactului din 1 in 0 logic, bistabilul slave il copie pe master. Se vor considera urmatoarele cazuripentru tactul n+1:

a).     J_n+1=K_n+1=0 _i, fie Q_n=0 _i _n=1, fie Q_n=1 _i _n=0. Pe durata palierului T=1, bistabilului master i se va aplica intrarea 00, deci P_n+1=P_n _i _n+1 = _n, iar la tranzi_ia tactului din 1 in 0 logic, Q_n+1=P_n+1=P_n _i _n+1= _n+1= _n, sau, deoarece la tactul anterior Q_n=P_n _i _n= _n, Q_n+1=Q_n _i _n+1= _n, adica pentru J_n+1=K_n+1=0 starea ie_irilor Q _i ramine neschimbata.

b).     J_n+1=1, K_n+1=0, Q_n=1, _n=0. Pe durata palierului T=1, la poarta P₂ se aplica K_n+1Q_n=0, iar la poarta P₇ J_{n+1 n}=1. Starea bistabilului master este P_n+1=1 _i _n+1=0, deci dupa tranzi_ia tactului din 1 in 0 logic, Q_n+1=1 _i _n+1=0.

c).     J_n+1=1, K_n+1=0, Q_n=0, _n=1. Pe durata palierului T=1, la poarta P₂ se aplica K_n+1Q_n=0, iar la poarta P₇ J_{n+1 n}=0. Starea bistabilului master ramine neschimbata, ca la tactul n, adica P_n+1=P_n=Q_n=1 _i _n+1= _n= _n=0. Dupa tranzi_ia tactului din 1 in 0, vom avea Q_n+1=P_n+1=1 _i _n+1= _n+1=0.

Concluzia pentru situa_iile b) _i c) este ca pentru J_n+1=1, K_n+1=0, starea ie_irilor este Q_n+1=1 _i _n+1=0.

d)     J_n+1=0, K_n+1 =1, Q_n=0, _n=1. Pe durata palierului T=1, la poarta P₂ se aplica K_n+1Q_n=0, iar la poarta P₇ J_{n+1 n}=0. Starea bistabilului master ramine neschimbata, ca la tactul n, adica P_n+1=P_n=Q_n=0 _i _n+1= _n= _n=1. Dupa tranzi_ia tactului din 1 in 0, vom avea Q_n+1=P_n+1=0 _i _n+1= _n+1=1.

e)     J_n+1=0, K_n+1 =1, Q_n=1, _n=0. Pe durata palierului T=1, la poarta P₂ se aplica K_n+1Q_n=1, iar la poarta P₇ J_{n+1 n}=0. Starea bistabilului master este P_n+1=0 _i _n+1=1, deci dupa tranzi_ia tactului din 1 in 0 logic, Q_n+1=0 _i _n+1=1.

Concluzia pentru situa_iile d) _i e) este ca pentru J_n+1=0, K_n+1=1, starea ie_irilor este Q_n+1=0 _i _n+1=1.

f)     J_n+1=K_n+1 =1, Q_n=0, _n=1. Pe durata palierului T=1, la poarta P₂ se aplica K_n+1Q_n=0, iar la poarta P₇ J_{n+1 n}=1. Starea bistabilului master este P_n+1=1 _i _n+1=0, deci dupa tranzi_ia tactului din 1 in 0 logic, Q_n+1=1 _i _n+1=0.

g)     J_n+1=K_n+1 =1, Q_n=1, _n=0. Pe durata palierului T=1, la poarta P₂ se aplica K_n+1Q_n=1, iar la poarta P₇ J_{n+1 n}=0. Starea bistabilului master este P_n+1=0 _i _n+1=1, deci dupa tranzi_ia tactului din 1 in 0 logic, Q_n+1=0 _i _n+1=1.

Concluzia pentru situa_iile f) _i g) este ca pentru J_n+1= K_n+1=1, starea ie_irilor este, dupa tact, Q_n+1= _n _i _n+1=Q_n.

S‑a ob_inut deci, in urma acestei analize, o comportare a bistabilului conforma cu tabelului de func_ionare. Se va tine cont ca intrarile generice J _i K sint de fapt J = J₁J₂J₃ _i K=K₁K₂K₃.

Identificarea pe schema electica din figura 6 a structurilor logice din figura 5 conduce la urmatoarele echivalen_e:

‑ poarta P₁ ‑ tranzistorul multiemitor T₉;

‑ poarta P₈ ‑ tranzistorul multiemitor T₂₁;

‑ poarta P₂ ‑ tranzistoarele T₁₀, T₁₁, T₁₂;

‑ poarta P₇ ‑ tranzistoarele T₁₆, T₁₉, T₂₀;

‑ poarta P₃ ‑ tranzistorul T₁₃;

‑ poarta P₉ ‑ tranzistorul T₁₈;

‑ poarta P₅ ‑ tranzistorul T₁₄;

‑ poarta P₆ ‑ tranzistorul T₁₅;

‑ poarta P₄ ‑ tranzistoarele T₁, T₂, T₃, T₄;

‑ poarta P₁₀ ‑ tranzistoarele T₅, T₆, T₇, T₈;

‑ tranzistorul T₁₇ are rol de taiere a reflexiilor negative pentru intrarea de tact.

Se observa ca por_ile P₄ _i P₁₀ cu ie_irile Q _i au ie_irea clasica, cu etaj in contratimp. De asemenea, intrarile se fac in mod clasic pe emitoarele unor tranzistoare multiemitor _i au urmatoarele echivalente de sarcina:

‑ intrarile J _i K = 1UL;

‑ intrarile , , _i = 2UL.

Dispozitivul de laborator

Dispozitivul de laborator este realizat cu circuitele CDB 474 _i CDB 472 (vezi figura 1 _i figura 4), cu toate terminalele scoase la tabloul frontal.

Desfa_urarea lucrarii

Se studiaza func_ionarea bistabilului D _i se explica folosind schema electrica.

Se determina tabelul de func_ionare al bistabilului D. Se verifica momentul in care are loc transferul datelor de la intrare la ie_ire. Tactul se aplica manual.

Se deduce ecua_ia de func_ionare a CBB de tip D.

Se studiaza func_ionarea CBB de tip JK _i se explica folosind schema electrica.

Se determina tabelul de func_ionare al bistabilului JK, tactul aplicindu‑se manual.

Se deduce ecua_ia de func_ionare a CBB de tip JK.