| CATEGORII DOCUMENTE |
| Aeronautica | Comunicatii | Electronica electricitate | Merceologie | Tehnica mecanica |
CIRCUITE INTEGRATE DIGITALE
a. Familii de circuite integrate digitale
T.T.L. - tranzistor-tranzistor-logic : nu se utilizeaza actualmente datorita dezavantajelor : - consum ridicat de la sursa de alimentare;
- sensibile la variatiile tensiunii de alimentare.
E.C.L. - circuite logice cuplate prin emitor. Avantaje : timpi de comutare mai mici, zeci sute de ns (10-9s). Actualmente nu se utilizeaza.
CMOS - includ tranzistoare complementare cu canal P si canal N.
Avantaje : - densitate mare de integrare;
tehnologie simpla, deci costuri reduse;
putere consumata redusa de la sursa de alimentare (practic nula in regim static);
rezistenta de intrare foarte mare (tipica pentru tranzistoarele MOS);
accepta tensiuni de alimentare intr-o scara relativ larga : 1,8 - 18V;
datorita rezistentei de intrare foarte mici si a unui curent de iesire relativ mare, se asigura un factor de bransament ridicat.
a.1. Serii de circuite CMOS
Circuitele CMOS au inclus in timp mai multe serii :
seria 4000 : cu aplicatii in domeniul industrial datorita unor tensiuni de alimentare relativ ridicate si a unei margini de zgomot foarte mare.
seria 74HC, 74HCT : circuite MOS rapide iar seria HCT are la iesire niveluri logice compatibile T.T.L.
T.T.L. : "0" - 0 0,8V
"1" - 2 2,4V
seria 74AHC, 74AHCE - performante superioare fata de HC (timpi de comutare mai mici si curenti de iesire mai mari).
Observtie :
Intre cele trei serii de circuite mentionate nu exista diferente structurale de principiu.
a.2. Inversorul CMOS
Inversorul CMOS este un circuit fundamental, utilizat in toate structurile de circuite integrate MOS. Acesta include ca elemente de baza doi tranzistori CMOS : unul cu canal n si celalalt p.
▪ Caracteristica de transfer:
iD iD
up uGS -up uGS
up - tensiune de programare;
Observatie:
La aceeasi geometrie, cele doua tipuri de tranzistoare prezinta parametri diferiti. Tranzistorul cu canal n este superior tranzistorului cu canal p din punct de vedere al frecventei de comutare care este mai mare, al tensiunii de programare care este mai redusa si al rezistentei D-S care de asemenea este de valoare mai mica.
a.2.1. Schema inversorului CMOS
Circuitele R1D1 si R2D2 sunt circuite care protejeaza intrarea tranzistorului MOS la supra tensiuni electrostatice. R2 - rezistenta distributiva.
▪ Caracteristica de transfer : uo = f(ui);
T1 → ui = uGS1 ;
T2 → ui = uGS2 + (+ED) ;
iD iD2
= f(ui) - T1
iD1
= f(ui) - T2
+ED 0.3(+ED) 0.7(+ED) Conduce T1 si T2 Conduce
T1 Conduce
T2 ui
uo
In intervalul in care conduc ambele tranzistoare inversorul scurtcircuiteaza practic sursa de alimentare, la masa. In consecinta, consumul de la sursa de alimentare se realizeaza exclusiv pe durata comutarii circuitului, cand conduc ambele tranzistoare. In rest, consumul este practic nul pentru ca tranzistoarele sunt pe rand blocate.
Simbol :
a.2.2. Analiza functionarii in regim dinamic
N
n = 1
Cp = Co + Ccon + Cin
Co - capacitate proprie;
Ccon - capacitatea conductorului (firului);
Cin - capacitati de intrare (mai multe).
Puterea absorbita de la sursa de alimentare : Pd = Pd1 + Pd2
Pd1 - puterea consumata de la sursa de alimentare in intervalul de conductie simultana;
Pd2 - puterea disipata pe rezistentele de conductie ale celor doua tranzistoare, ca urmare a curentilor ce circula prin aceste tranzistoare, determinati de prezenta capacitatii Cp.
T
T
tf
tf
t
iT T
T
Conform relatiei (1), se poate afirma ca puterea consumata datorita conductiei simultane (Pd1) este cu atat mai insemnata cu cat frecventa de comutare este mai mare.
CURS 9
11 - Dec - 2008
a.3. Factorul de bransament
Este un parametru ce caracterizeaza circuitele integrate digitale si care indica numarul de intrari ce pot fi comandate simultan de la o singura iesire.
Avand in vedere curentii de iesire relativ mari (zeci de miliamperi) si curentul de intrare foarte mic (μA), rezulta ca aparent factorul de bransament este foarte ridicat. In realitate acest lucru este adevarat numai in regim static deoarece in regim dinamic cand circuitul comuta, curentii de iesire trebuie sa asigure incarcarea respectiv descarcarea capacitatilor prezente sau conectate la iesirea acestuia.
In consecinta, factorul de bransament real este mult mai mic si depinde de fapt de viteza la care trebuie sa comute circuitul.
b. Alte circuite elementare CMOS
b.1. Circuitul si - nu
Tabelul de adevar : A B Y Simbol :
0 0 1
0 1 1
1 0 1
1 1 0 A, B : intrari; Y : iesire;
Schema circuitului :
T2A
+ED
T2B
n
p
|
|
uo
Y
= AB
A
B
T1A, T1B - cu canal p; T2A, T2B - cu canal n.
Cazul A = 1 si B = 1 implica : T1A, T1B conduc si in acelasi timp T2A, T2B sunt blocate.
Pentru restul combinatiilor : "T1A sau T1B" sau "T1A si T1B" sunt blocate iar "T2A sau T2B" sau "T2A si T2B" conduc.
b.2. Circuitul sau - nu
Tabelul de adevar : A B Y Simbol :
0 0 1
0 1 0
1 0 0
1 1 0 A, B : intrari; Y : iesire;
Schema circuitului :
T2A
+ED
p
A
T2B
B
Y
T1B T1A uo
n
Pentru A = 0 si B = 0 rezulta Y = 1.
Pentru restul situatiilor : "T1A sau T1B" sau "T1A si T1B" conduc, in acelasi timp "T2A sau T2B" sau "T2A si T2B" sunt blocate. Rezulta Y = 0.
c. Reguli de utilizare a circuitelor CMOS
1. Nici o intrare de CMOS nu se lasa neconectata. Acest lucru este necesar pentru a evita comanda acestor circuite cu tensiuni perturbatoare induse de reteaua de curent alternativ, fapt care duce la cresterea consumului de la sursa de alimentare.
Intrarile neutilizate se pot lega fie la masa, fie la sursa de alimentare, fie la alte intrari folosite. Ultima varianta prezinta dezavantajul cresterii capacitatii de intrare a circuitului si deci o scadere a performantelor(creste durata fronturilor).
2. Trebuie evitata conectarea a doua sau mai multe iesiri de circuite CMOS. Acest lucru se impune deoarece iesirile pot avea niveluri logice diferite. Iesirile pot fi lasate in aer (neconectate).
3. In cazul unor scheme mai complexe, in care diferitele circuite se alimenteaza de la surse diferite, este importanta secventa de conectare-deconectare a acestor surse.
220 Vef +ED1 +ED2
G I - generator de impulsuri;
C L - circuir logic.
Prima data se alimenteaza CL2, urmeaza CL1, iar la final GI.
La deconectare se procedeaza invers : GI, CL1, CL2.
Deci la conectare secventa este : +ED2 → +ED1 → 220 Vef ;
La deconectare secventa este exact in ordine inversa.
d. Circuite logice cu trei stari
Aceste circuite ofera la iesire pe langa cele doua niveluri logice tipice, 0 logic si 1 logic si o stare de inalta impedanta numita starea a treia uneori, sau stare de inalta impedanta (high Z).
Asemenea circuite sunt utile atunci cand se necesita conectarea mai multor iesiri la o magistrala. De fapt, in orice moment numai o singura iesire va fi activa, toate celelalte iesiri fiind trecute in starea de inalta impedanta.
Se evita in acest fel aparitia asa numitului "conflict de magistrala".
Mod de simbolizare :
A Y
= A
EN
Trebuie sa aiba o intrare de comanda : EN (enable).
Schema :
+ED
TZ
2
EN
T2
A Y
T1
z - inalta impedanta
Daca EN = 0 TZ 1, TZ
2 conduc - echivalent cu functionare normala.
Daca EN = 1 TZ 1, TZ
2 blocate, ceea ce implica starea de inalta impedanta la iesire (pur si
simplu izolam iesirea).
|
Politica de confidentialitate | Termeni si conditii de utilizare |
Vizualizari: 1766
Importanta: 
Termeni si conditii de utilizare | Contact
© SCRIGROUP 2024 . All rights reserved
