CONVERTOR DE COD-generalitati

Sunt circuite logice combinationale care in cazul general au n intrari si n iesiri si servesc la transcrierea informatiei dintr-un cod binar in alt cod binar.

La baza proiectarii unui convertorde cod se afla tabelul de corespondenta dintre cuvintele de cod din/in care se face conversia. Notand fiecare din pozitiile binare a acestor cuvinte cu cate o variabila, tabelul de corespondenta se transforma intr-un tabel de adevar.

Pentru conversia codului EXCES-3 in cod BCD 8421 (logica combinationala) avem tabelul de adevar.

TABEL DE ADEVAR

Forma canonica normal disjunctiva (FCND)

Forma canonica normal cojuctiva (FCNC)

Pentru obtinerea FMD se vor realiza diagramele KARNAUGH ale celor doua functii.

Diagrama Karnaugh

Aceasta metoda este folosita pentru functii booleene cu numar relativ mic de variabile.In general o diagrama Karnaugh pentru o functie de "n" variabile este desenata sub forma unui patrat sau dreptunghi impartit in 2ⁿ compartimente, fiecare compartiment fiind rezervat unui termen canonic al functiei. Diagramele sunt astfel organizate incat doua compartimente vecine pe o linie sau coloana corespund la doi termeni canonici care difera printr-o singura variabila care apare intr-unul directa si in celalalt negata. Se considera vecine si compartimentele aflate la capetele opuse ale unei linii sau coloane.

Diagramele KARNAUGH pentru obtinerea FMC

Pentru primele doua functii logice de iesire se va obtine forma minima

disjunctiva si prin metoda QUINE-McKLUSKEY.

Pentru functia a.

Primul ciclu de comparare

Al doilea ciclu de comparare

A doua etapa este necesara pentru ca nimeni nu ne garanteaza la sfarsitul primei etape ca formaminima obtinuta este si ultima sau se mai poate minimiza. Trebuie sa se aleaga intre implicantii primi obtinuti la sfarsitul primei etape doar cei care acopera sau include toti termenii canonici ai functiei sale.

Se intocmeste tabelul implicantilor primi.

Pentru functia b.

Primul ciclu de comparare Al doilea ciclu de comparare

A doua etapa pentru functia b

IMPLEMENTAREA FUNCTIILOR LOGICE SI-NU

REALIZATA IN TEHNICA TTL

IMPLEMENTAREA ANSAMBLULUI FUNCTIILOR LOGICE CU PORTI LOGICE SI-NU (REALIZATE IN TEHNICA TTL)

IMPLEMENTAREA ANSAMBLULUI FUNCTIILOR LOGICE

1.Primele doua functii logice de iesire cu porti logocie SI-NU TTL

2.Urmatoarele doua functii de iesire cu porti logice SAU-NU CMOS

Schemele de conexiuni

Pentru functia a.

Pentru functia b

Pentru functia c Pentru ansamblul functiilor (TTL)

MULTIPLEXOARE

Multiplexoarele (MUX) sunt circuite logice combinationale care au in cazul general

intrari de date cu I₀, I₁,., I₂, n intrari de selsctie S₀, S₁, . , S_n-1 si o iesire de date.

Schema bloc

Prin structura sa, un MUX realizeaza atat nivelul logic SI cat si nivelul logic SAU, cu alte cuvinte un MUX genereaza termeni canonici in interior (penivelul logic SI) si ii si aduna (pe nivelul logic SAU). Din aceasta cauza este nevoie de cate un MUX pntru fiecare functie.

IMPLEMENTAREA CU MUX DE 8 CAI RESPECTIV 16 CAI (TTL)

DEMULTIPLEXOARE

Demultiplexoarele sunt circuite combinationale care, in cazul general au o intrare de date I, n intrari de selectii S₀, S₁, ., S_n-1 si 2iesiri Z₀, Z₁, ., Z₂

Schema bloc:

Pentru implementarea functiilor cu DMUX variabilele functiei se vor pe intrarilede selectie in raport cu ponderile acestora.

Pentru realizarea nivelului logic SAU se pot folosi porti:

SI-NU ,in acest caz se leaga la intrarile portilor SI-NU iesirile DNUX corespunzatoare termenilor canonici prezentati in expresia functiei de implementat.

SI, in acest caz se leaga la intrarile portilor SI iesirile DMUX corespunzatoare termenilor canonici care nu apar in expresia functiei (sevor considera functiile negate).

In cazul in care functia are , in caz general, n variabile si se impune sa se implementeze un DMUX 1:2 se va separa variabila cu ponderea cea mai mare, iar cele n-1 variabile de stare se vor aplica pe intrarile DMUX inraport cu ponderile lor. Deoarece la iesirile acestor circuite se obtin termeni canonici de n-1 variabile, iar in forma in care a fost functia de implementat sunt termeni canonici de n variabile, este necesar sa se adauge si variabila lipsa. Acest lucru se realizeaza prin intermediul unei retele cu porti logice.

In cazulde fata avem 4 variabile (ABCD) sidorim implementarea cu DMUX 1:2

Implementarea ansamblului cu DMUX de 8 cai (CMOS) si cu porti SI-NU

Implementarea ansamblului cu DMUX de 16 cai (CMOS) si porti logice SI-NU

Implementarea ansamblului cu DMUX de16 cai (CMOS) si porti logice SI